淺談電路中晶振的常見問題
出處:79nizhijun 發(fā)布于:2012-10-27 15:23:57
晶振有著不同使用要求及特點(diǎn),通分為以下幾類:普通晶振、溫補(bǔ)晶振、壓控晶振、溫控晶振等。也分為無源晶振和有源晶振兩種類型。晶振電路中如何選擇電容C1,C2?
(1):因?yàn)槊恳环N晶振都有各自的特性,所以按制造廠商所提供的數(shù)值選擇外部元器件。
(2):在許可范圍內(nèi),C1,C2值越低越好。C值偏大雖有利于振蕩器的穩(wěn)定,但將會增加起振時(shí)間。
(3):應(yīng)使C2值大于C1值,這樣可使上電時(shí),加快晶振起振。
在石英晶體諧振器和陶瓷諧振器的應(yīng)用中,需要注意負(fù)載電容的選擇。不同廠家生產(chǎn)的石英晶體諧振器和陶瓷諧振器的特性和品質(zhì)都存在較大差異,在選用,要了解該型號振蕩器的關(guān)鍵指標(biāo),如等效電阻,廠家建議負(fù)載電容,頻率偏差等。在實(shí)際電路中,也可以通過示波器觀察振蕩波形來判斷振蕩器是否工作在狀態(tài)。示波器在觀察振蕩波形時(shí),觀察OSCO管腳(Oscillator output),應(yīng)選擇100MHz帶寬以上的示波器探頭,這種探頭的輸入阻抗高,容抗小,對振蕩波形相對影響小。(由于探頭上一般存在10~20pF的電容,所以觀測時(shí),適當(dāng)減小在OSCO管腳的電容可以獲得更接近實(shí)際的振蕩波形)。工作良好的振蕩波形應(yīng)該是一個(gè)漂亮的正弦波,峰峰值應(yīng)該大于電源電壓的70%.若峰峰值小于70%,可適當(dāng)減小OSCI及OSCO管腳上的外接負(fù)載電容。反之,若峰峰值接近電源電壓且振蕩波形發(fā)生畸變,則可適當(dāng)增加負(fù)載電容。
用示波器檢測OSCI(Oscillator input)管腳,容易導(dǎo)致振蕩器停振,原因是:
部分的探頭阻抗小不可以直接測試,可以用串電容的方法來進(jìn)行測試。如常用的4MHz石英晶體諧振器,通常廠家建議的外接負(fù)載電容為10~30pF左右。若取中心值15pF,則C1,C2各取30pF可得到其串聯(lián)等效電容值15pF.同時(shí)考慮到還另外存在的電路板分布電容,芯片管腳電容,晶體自身寄生電容等都會影響總電容值,故實(shí)際配置C1,C2時(shí),可各取20~15pF左右。并且C1,C2使用瓷片電容為佳。
問:如何判斷電路中晶振是否被過分驅(qū)動?
答:電阻RS常用來防止晶振被過分驅(qū)動。過分驅(qū)動晶振會漸漸損耗減少晶振的接觸電鍍,這將引起頻率的上升??捎靡慌_示波器檢測OSC輸出腳,如果檢測一非常清晰的正弦波,且正弦波的上限值和下限值都符合時(shí)鐘輸入需要,則晶振未被過分驅(qū)動;相反,如果正弦波形的波峰,波谷兩端被削平,而使波形成為方形,則晶振被過分驅(qū)動。這時(shí)就需要用電阻RS來防止晶振被過分驅(qū)動。判斷電阻RS值大小的簡單的方法就是串聯(lián)一個(gè)5k或10k的微調(diào)電阻,從0開始慢慢調(diào)高,一直到正弦波不再被削平為止。通過此辦法就可以找到接近的電阻RS值。
更多有源晶振信息請點(diǎn)擊http://www.hbjingang.com/product/info/5961.html
下一篇:TDK貼片電容解析
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響2026/4/10 11:07:36
- 連接器耐腐蝕性能測試方法2026/4/10 10:56:32
- MOSFET在高頻開關(guān)中的EMI問題2026/4/9 10:13:50
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析2026/4/9 10:02:52
- 連接器選型中容易忽略的關(guān)鍵參數(shù)2026/4/8 10:32:54
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









