PCB設(shè)計(jì)中的七大注意事項(xiàng)
出處：awey 發(fā)布于：2012-10-23 15:53:47
單面板打樣前原理圖設(shè)計(jì)是前期準(zhǔn)備工作， 在畫原理圖時，層次設(shè)計(jì)時要注意各個文件要連接為一個整體，這同樣對以后的工作有重要意義。由于軟件的差別有些軟件會出現(xiàn)看似相連實(shí)際未連（電氣性能上）的情況。如果不用相關(guān)檢測工具檢測，萬一出了問題，等板子做好了才發(fā)現(xiàn)就晚了。因此一再強(qiáng)調(diào)按順序來做的重要性，希望引起大家的注意。
原理圖是根據(jù)設(shè)計(jì)的項(xiàng)目來的，只要電性連接正確沒什么好說的下面我總結(jié)了些經(jīng)驗(yàn)跟大家分享下：
ｌ、制作物理邊框
封閉的物理邊框?qū)σ院蟮脑季?、走線來說是個基本平臺，也對自動布局起著約束作用，否則，從原理圖過來的元件會不知所措的。但這里一定要注意，否則以后出現(xiàn)安裝問題麻煩可就大了。還有就是拐角地方用圓弧，一方面可以避免尖角劃傷工人，同時又可以減輕應(yīng)力作用。以前我的一個產(chǎn)品老是在運(yùn)輸過程中有個別機(jī)器出現(xiàn)面殼ＰＣＢ板斷裂的情況，改用圓弧后就好了。
?。?、元件和網(wǎng)絡(luò)的引入
把元件和網(wǎng)絡(luò)引人畫好的邊框中應(yīng)該很簡單，但是這里往往會出問題，一定要細(xì)心地按提示的錯誤逐個解決，不然后面要費(fèi)更大的力氣。這里的問題一般來說有以下一些：
元件的封裝形式找不到，元件網(wǎng)絡(luò)問題，有未使用的元件或管腳，對照提示這些問題可以很快搞定的。
３、元件的布局
元件的布局與走線對產(chǎn)品的壽命、穩(wěn)定性、電磁兼容都有很大的影響，是應(yīng)該特別注意的地方。一般來說應(yīng)該有以下一些原則：
?。常旆胖庙樞?/DIV>
先放置與結(jié)構(gòu)有關(guān)的固定位置的元器件，如電源插座、指示燈、開關(guān)、連接件之類，這些器件放置好后用軟件的ＬＯＣＫ功能將其鎖定，使之以后不會被誤移動。再放置線路上的特殊元件和大的元器件，如發(fā)熱元件、變壓器、IC等。放置小器件。
?。常沧⒁馍?/DIV>
元件布局還要特別注意散熱問題。對于大功率電路，應(yīng)該將那些發(fā)熱元件如功率管、變壓器等盡量靠邊分散布局放置，便于熱量散發(fā)，不要集中在一個地方，也不要高電容太近以免使電解液過早老化。
?。?、布線
布線原則：走線的學(xué)問是非常高深的，每人都會有自己的體會，但還是有些通行的原則的。有興趣的朋友可點(diǎn)擊：http://www.hbjingang.com/product/searchfile/24325.html
５、調(diào)整完善
完成布線后，要做的就是對文字、個別元件、走線做些調(diào)整以及敷銅（這項(xiàng)工作不宜太早，否則會影響速度，又給布線帶來麻煩），同樣是為了便于進(jìn)行生產(chǎn)、調(diào)試、維修。
敷銅通常指以大面積的銅箔去填充布線后留下的空白區(qū)，可以鋪ＧＮＤ的銅箔，也可以鋪ＶＣＣ的銅箔（但這樣一旦短路容易燒毀器件，接地，除非不得已用來加大電源的導(dǎo)通面積，以承受較大的電流才接ＶＣＣ）。包地則通常指用兩根地線（ＴＲＡＣ）包住一撮有特殊要求的信號線，防止它被別人干擾或干擾別人。
如果用敷銅代替地線一定要注意整個地是否連通，電流大小、流向與有無特殊要求，以確保減少不必要的失誤。
?。?、檢查核對網(wǎng)絡(luò)
有時候會因?yàn)檎`操作或疏忽造成所畫的板子的網(wǎng)絡(luò)關(guān)系與原理圖不同，這時檢察核對是很有必要的。所以畫完以后切不可急于交給制版廠家，應(yīng)該先做核對，后再進(jìn)行后續(xù)工作。
７、使用仿真功能
完成這些工作后，如果時間允許還可以進(jìn)行軟件仿真。特別是高頻數(shù)字電路，這樣可以提前發(fā)現(xiàn)一些問題，大大減少以后的調(diào)試工作量。
關(guān)鍵詞：PCB設(shè)計(jì)中的七大注意事項(xiàng)單面板打樣專業(yè)PCB打樣pcb板打樣 pcb雙面板
上一篇：印刷電路板基本制作方法
下一篇：PCB板布線原則
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
相關(guān)技術(shù)資料
- 高速PCB信號完整性（SI）設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容（EMC）設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)（DFM）核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測試點(diǎn)設(shè)計(jì)與檢測適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
技術(shù)分類
廣告
熱門技術(shù)資料
最新技術(shù)資料
- 高速PCB信號完整性（SI）設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)（PLL）中的環(huán)路濾波器：參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容（EMC）設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析
