多處理器系統(tǒng)是指包含兩臺或多臺功能相近的處理器，處理器之間彼此可以交換數(shù)據(jù)，所有處理器共享內(nèi)存，I/O設(shè)備，控制器，及外部設(shè)備，整個硬件系統(tǒng)由統(tǒng)一的操作系統(tǒng)控制，在處理器和程序之間實(shí)現(xiàn)作業(yè)、任務(wù)、程序、數(shù)組極其元素各級的全面并行。

　　合成孔徑雷達(dá)信號處理機(jī)系統(tǒng)的任務(wù)就是對雷達(dá)回波信號進(jìn)行距離向和方位向的二維數(shù)據(jù)脈沖壓縮，從而得到地面目標(biāo)的高分辨率圖像。該系統(tǒng)是一個實(shí)時信號處理系統(tǒng)，系統(tǒng)數(shù)據(jù)量大，運(yùn)算復(fù)雜。該系統(tǒng)A/D轉(zhuǎn)換模塊的采樣率為200Mbyte/s，雷達(dá)回波信號I/Q正交雙通道，每通道采樣2048Mbtyte/s,雷達(dá)回波信號I/Q正交雙通道，每通道采樣2048點(diǎn)，脈沖重復(fù)頻率為1.4kHz，則數(shù)據(jù)率為5.6Mbyte/s。標(biāo)量處理模塊用多片ADSP2106X來完成。矢量處理模塊用LH9124/9320芯片組來完成。后處理用TMS320C31來完成。中心控制器用i386FX單片機(jī)來完成，圖象顯示及人機(jī)接口用具ISA總線及PCI總線的ALL INONE來完成。顯面易見，這是一個多處理器系統(tǒng)。

　　多個處理器必須進(jìn)行交換數(shù)據(jù)，系統(tǒng)才能協(xié)同并行工作。處理器間交換數(shù)據(jù)可以有兩種方法，一種是利用標(biāo)準(zhǔn)總線結(jié)構(gòu)實(shí)現(xiàn)板間數(shù)據(jù)傳輸，另一種是利用共享存儲體的方法。兩個處理器要交換數(shù)據(jù)則必須要有兩個處理器都可以訪問的共享存儲體，一個處理器將數(shù)據(jù)寫入存儲體，而由另一處理器將數(shù)據(jù)時分讀出，這種方法可以實(shí)現(xiàn)處理器總線的隔離，使兩個處理器間可以有效地交換數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)共享。這三種方法所要注意的問題是處理器間信號的握手，即當(dāng)一個處理器給存儲體寫入數(shù)據(jù)后產(chǎn)生旗標(biāo)通知另一處理器將數(shù)據(jù)取走。另一個問題是兩個處理器訪問同一存儲單元可能產(chǎn)生的沖突。三種方法討論如下：

　　1 用雙口RAM實(shí)現(xiàn)兩個處理器間數(shù)據(jù)交換

　　雙口RAM是一種雙端口器件，充許兩個處理器各訪問一個端口，每一個處理器都可以將雙口RAM看作自己的本地存儲器。雙口RAM的每個端口都有各自的數(shù)據(jù)、地址、控制總線，允許處理器對存儲器的任何地址執(zhí)行隨機(jī)讀寫操作。當(dāng)兩個處理器同時對同一地址單元操作，雙口RAM會自動產(chǎn)生BUSY信號表示沖突。一般此BUSY信號接至處理器的READY端，使其讀或?qū)憰r序延長，終讀出或?qū)懭搿?/P>

　　作為雷達(dá)數(shù)字信號處理機(jī)的一個子系統(tǒng)的一部分，這里設(shè)計(jì)了一個電路用于ISA總線和i386EX單片機(jī)交換數(shù)據(jù)，其示意性原理圖如圖1所示。

　　其中EXD0～15和i386EX單片機(jī)的數(shù)據(jù)總線相連，EXB1～11和i386EX的址總線相連，EXOE#、EXWEL#、EXWRH#由i386EX狀態(tài)信號、讀寫信號組合產(chǎn)生，EXCS#則i386EX高端地址譯碼產(chǎn)生。ISAD0～15和ISA數(shù)據(jù)總線相連，ISAB1～11和ISA的地址總線相連，ISAOER#、ISAWRL#、ISAWRH#、ISACS#是由ISA總線的地址、讀寫、狀態(tài)組合產(chǎn)生，BUSY驅(qū)動i386EX的READY信號，結(jié)果表明i386EX和ISA總線間可以有效可靠地交換數(shù)據(jù)。

　　2 用FIFO實(shí)現(xiàn)兩個處理器間數(shù)據(jù)交換

　　FIFO是一種先進(jìn)先出的結(jié)構(gòu)，較之雙口RAM，它有如下特點(diǎn)：它無地址線，布線簡單；第二它不能像雙口RAM一樣可以對任意地址單元操作，實(shí)現(xiàn)隨機(jī)存取，只能是順序存取。FIFO只能實(shí)現(xiàn)塊操作，其讀出數(shù)據(jù)的順序和寫入的順序是一樣的。FIFO有單向雙向之分和同步異步之分。單向FIFO只能向一個方向傳輸數(shù)據(jù)，雙向FIFO可以向兩個方向傳輸數(shù)據(jù)。目前FIFO的內(nèi)部結(jié)構(gòu)是由雙口RAM加驅(qū)動雙口RAM地址的計(jì)數(shù)器構(gòu)成。同步FIFO是由專用時鐘管腳信號來使計(jì)數(shù)器翻轉(zhuǎn)，片選和讀寫是使能信號；異步FIFO是由讀寫信號使計(jì)數(shù)器翻轉(zhuǎn)。IDT7205（CY7C460）是單向異步FIFO的典型芯片，其管腳分布如圖2所示。

　　D0～8是數(shù)據(jù)輸入總線，Q0～8是數(shù)據(jù)輸出總線，R、W是讀、寫控制端，XI、XO是級聯(lián)控制端，HF、FF是FIFO狀態(tài)滿標(biāo)志，EF是FIFO狀態(tài)空標(biāo)志。根據(jù)HF、FF狀態(tài)，寫處理器依可以知道FIFO是否已滿，根據(jù)EF狀態(tài)讀處理器依可以知道FIFO里是否有數(shù)據(jù)。

　　3 用總線開關(guān)加存儲器實(shí)現(xiàn)兩個處理器間數(shù)據(jù)交換

　　對于像圖像處理等需要大量交換數(shù)據(jù)的應(yīng)用場合，用雙口RAM或FIFO方法依不太合適。雙口RAM和FIFO一般容量較小，而且價(jià)格昂貴。比如說常用的雙口RAM IDT7133只有32Kbit（2K×16bit），而單向FIFO IDT7205也只有8K×9bit。用總線開關(guān)外加大容量存儲器很適合這種大容量的數(shù)據(jù)傳輸。

　　IDT74FST163212是一種典型的總線開關(guān)芯片，其管腳分布如圖3所示。

　　其中S0～2是總線開關(guān)控制端，A、B、C、D是四個總線端口，每個總線端口有12根線組成，由S0～2控制A、B和C、D總線端口的導(dǎo)通或不導(dǎo)通。例如當(dāng)S2、S1、S0為000時，總線間不導(dǎo)通，呈高阻態(tài)；當(dāng)為001時，A總線端口和B總線端口導(dǎo)通，即A1和B1導(dǎo)通、A2和B2導(dǎo)通……；由于總線開關(guān)是由柵極可控的場效應(yīng)管組成，信號無方向性，導(dǎo)通電阻很小，只有幾個或十幾個歐姆。這里設(shè)計(jì)了一個電路，由TMS320C30和一塊FPGA作主控器共同訪問一片存儲器，其示意性原理圖見圖4。

　　利用共享存儲體實(shí)現(xiàn)處理器間的數(shù)據(jù)交換是一種簡單易行的方法。用共享存儲體實(shí)現(xiàn)處理器間數(shù)據(jù)交換的各種方法中，總線開關(guān)加存儲器的結(jié)構(gòu)適用于大容量數(shù)據(jù)交換的場合。

參考文獻(xiàn):

[1]. TMS320C31 datasheet http://www.hbjingang.com/datasheet/TMS320C31_1036758.html.
[2]. PCI datasheet http://www.hbjingang.com/datasheet/PCI_1201469.html.
[3]. IDT7205 datasheet http://www.hbjingang.com/datasheet/IDT7205_1093819.html.
[4]. IDT74FST163212 datasheet http://www.hbjingang.com/datasheet/IDT74FST163212_60246.html.
[5]. TMS320C30 datasheet http://www.hbjingang.com/datasheet/TMS320C30_1011909.html.