Altera公司發(fā)布具有第二代模型綜合技術的DSP Builder工具8.0。該技術使DSP設計人員次能夠自動生成基于Simulink設計描述的時序優(yōu)化RTL代碼。借助這一新的DSP Builder，設計人員在幾分鐘內就可以實現接近峰值FPGA性能的高性能設計。和手動優(yōu)化HDL代碼需要數小時甚至數天時間相比，這大大提高了效能。

    Altera軟件、嵌入式和DSP市場總監(jiān)Chris Balough表示，“Altera一直在為FPGA設計效能設置標準，包括高性能DSP設計。DSP Builder  8.0中包含的創(chuàng)新綜合技術實現了時序推動的FPGA實施環(huán)境，幫助設計人員通過簡單的點擊獲得他們需要的系統(tǒng)性能——效能提高了一個數量級?！?/P>

    設計無線基站多載波、多天線RF處理等實際應用中的多通道信號處理數據通路時，新的DSP Builder第二代綜合技術極大地提高了效能。DSP Builder工具自動加入流水線級和寄存器，通過時分復用生成高度優(yōu)化的功能設計，例如數字上變頻（DUC）、下變頻（DDC）、峰值因子抑制（CFR）和數字預失真（DPD）等。這大大提高了效能，使用戶能夠迅速完成系統(tǒng)級設計，針對載波帶寬、載波數、天線和分區(qū)變化輕松調整設計。DSP Builder 8.0提供了多天線、多載波WiMAX和WCDMA DUC設計實例，以及DDC設計等。

　　The MathWorks信號處理和通信市場總監(jiān)Ken Karnofsky評論說：“DSP Builder是第二代基于模型的綜合技術，在設計高性能DSP時，客戶可以借助該技術使用Simulink作為建模、仿真和實施環(huán)境。該技術大大提高了數字信號處理（Digital Signal Processing，簡稱DSP）是一門涉及許多學科而又廣泛應用于許多領域的新興學科。20世紀60年代以來，隨著計算機和信息技術的飛速發(fā)展，數字信號處理技術應運而生并得到迅速的發(fā)展。數字信號處理是一種通過使用數學技巧執(zhí)行轉換或提取信息，來處理現實信號的方法，這些信號由數字序列表示。在過去的二十多年時間里，數字信號處理已經在通信等領域得到極為廣泛的應用。德州儀器、Freescale等半導體廠商在這一領域擁有很強的實力。設計人員在Altera FPGA上實現DSP功能時的效能。”

　　DSP Builder簡介

　　DSP Builder是在高性能FPGA平臺中迅速高效實現Simulink設計的前沿綜合技術。Altera DSP Builder讀取使用DSP Builder/MegaCore?模塊構建的Simulink模型文件，生成VHDL文件和命令行（Tcl）腳本進行綜合、硬件實施和仿真。該技術在算法友好的開發(fā)環(huán)境中建立DSP設計硬件描述，從而縮短了DSP設計周期。

　　Altera簡介

　　Altera的可編程解決方案幫助系統(tǒng)和半導體公司快速高效地實現創(chuàng)新，突出產品優(yōu)勢，贏得市場競爭。自二十年前發(fā)明世界上個可編程邏輯器件開始，Altera公司（NASDAQ：ALTR）秉承了創(chuàng)新的傳統(tǒng)，是世界上“可編程芯片系統(tǒng)”（SOPC）解決方案倡導者。Altera結合帶有軟件工具的可編程邏輯技術、知識產權（IP）和技術服務，在世界范圍內為14,000多個客戶提供高質量的可編程解決方案。我們新產品系列將可編程邏輯的內在優(yōu)勢——靈活性、產品及時面市——和更性能以及集成化結合在一起，專為滿足當今大范圍的系統(tǒng)需求而開發(fā)設計。