摘要： 設(shè)計(jì)了一種DC-DC 升壓型開(kāi)關(guān)電源的低壓?jiǎn)?dòng)電路， 該電路采用兩個(gè)在不同電源電壓范圍內(nèi)工作頻率較穩(wěn)定的振蕩器電路， 利用電壓檢測(cè)模塊進(jìn)行合理的切換， 解決了低輸入電壓下電路無(wú)法正常工作的問(wèn)題， 并在0. 5μm CMOS 工藝庫(kù)（ V_thN = 0. 72 V, V_thP = -0. 97 V） 下仿真。仿真結(jié)果表明， 在0. 8 V 低輸入電壓時(shí)， 通過(guò)此升壓型開(kāi)關(guān)電源， 可以將VDD升高至3. 3 V。

　　0   引言

　　各種便攜式電子產(chǎn)品， 如照相機(jī)、攝像機(jī)、手機(jī)、筆記本電腦、多媒體播放器等都需要DC-DC 變換器等電源管理芯片。這類(lèi)便攜式設(shè)備一般使用電池供電， 總能量有限， 因此， 電源芯片需要限度地降低工作電壓，延長(zhǎng)電池的使用壽命。傳統(tǒng)DC-DC 的工作電壓一般都在1. 0 V 以上， 本文所設(shè)計(jì)的電路將這一啟動(dòng)電壓降低至0. 8 V。

　　1   電路整體示意圖

　　DC-DC 升壓型開(kāi)關(guān)電源在低輸入電壓下工作， 利用控制電路導(dǎo)通和關(guān)斷功率管， 在功率管導(dǎo)通時(shí)， 電感儲(chǔ)存能量； 當(dāng)功率管關(guān)斷時(shí)， 電感釋放能量， 對(duì)輸出電容充電， 輸出電壓升高。當(dāng)輸入電源低至1. 0 V 以下， 如果DC-DC 芯片的驅(qū)動(dòng)電壓取自輸入電源， 芯片內(nèi)部電路就不能正常工作， DC-DC 便無(wú)法啟動(dòng)； 如果DC-DC 芯片的驅(qū)動(dòng)電壓取自輸出電壓， 同樣， 芯片根本無(wú)法啟動(dòng)及進(jìn)行任何升壓動(dòng)作。本文針對(duì)輸入電源電壓變化范圍較大， 在考慮商業(yè)成本的情況下， 設(shè)計(jì)了2 個(gè)振蕩器電路：

　　主振蕩器和輔助振蕩器。輔助振蕩器靠輸入電壓供電，0. 8 V 即能起振， 在V _DD升至1. 9 V 以前控制功率管的導(dǎo)通與關(guān)斷， 使V _DD逐步抬升。主振蕩器靠輸出電壓即V_DD供電， 在V_DD升至1. 9 V 以后以一個(gè)較穩(wěn)定的頻率工作， 抬升并維持輸出電壓。電路的整體示意圖如圖1所示。該電路包括主振蕩器、輔助振蕩器以及它們的切換電路、帶隙基準(zhǔn)電路、PWM 比較器、過(guò)壓保護(hù)電路、過(guò)流保護(hù)電路等。

圖1   DC-DC 升壓型開(kāi)關(guān)電源芯片的整體示意圖

　　2   主振蕩器的設(shè)計(jì)

　　在構(gòu)想了兩個(gè)在兩段不同的電源電壓下工作的振蕩器電路之后， 就可以對(duì)兩個(gè)振蕩器電路分別進(jìn)行設(shè)計(jì)。環(huán)形振蕩器因其結(jié)構(gòu)簡(jiǎn)單， 易于集成， 而用于許多集成電路芯片的設(shè)計(jì)， 但其振蕩頻率受電源電壓變化的影響較大， 文獻(xiàn)[ 1] 中所提出的方案雖然有較大改善， 但它采用了大的集成電阻， 這不僅增大了芯片面積， 而且集成電阻阻值隨工藝偏差很大， 還會(huì)進(jìn)一步增大環(huán)振輸出頻率的不穩(wěn)定性。文獻(xiàn)[ 2] 所提出的改進(jìn)型環(huán)形振蕩器電路頻率穩(wěn)定度高， 適用于電源電壓變化較大的集成電路系統(tǒng)， 但它采用了耗盡型MOS 管， 增加了電路的成本， 不利于商業(yè)開(kāi)發(fā)。本文所設(shè)計(jì)的主振蕩器采用如圖2 所示的環(huán)形振蕩器結(jié)構(gòu)。VC1, VC2 分別為過(guò)壓保護(hù)電路， PWM 比較器的輸出信號(hào)， MP10和MP11 為帶隙基準(zhǔn)提供的鏡像電流， 合理的控制鏡像電流和電容C1 , C2 的大小， 即能夠使主振蕩器在1. 9~ 8 V 的V DD區(qū)間輸出350 kHz 左右較穩(wěn)定的振蕩頻率。

　　3   輔助振蕩器的設(shè)計(jì)

　　文獻(xiàn)[ 3] 中提出的輔助振蕩器電路也采用環(huán)形振蕩器結(jié)構(gòu)， 它利用亞閾值導(dǎo)通的原理， 使得起振電壓降至0. 8 V, 但是這個(gè)輔助振蕩器在0. 8~ 1. 9 V 的V_DD區(qū)間里頻率變化很大， 會(huì)在電路啟動(dòng)階段造成很大的浪涌電流， 造成系統(tǒng)的不穩(wěn)定。

圖2  主振蕩器電路

　　文獻(xiàn)[ 4] 中提出的輔助振蕩器克服了以上缺點(diǎn)， 既保證了在0. 8 V 起振， 又避免了振蕩頻率變化過(guò)大， 但是， 在輔助振蕩器關(guān)斷之后由于工藝偏差可能會(huì)在R, S端出現(xiàn)不確定狀態(tài)， 導(dǎo)致功耗過(guò)大， 并造成后續(xù)電路不能正常工作。本文在文獻(xiàn)[ 4] 的基礎(chǔ)上加以改進(jìn)， 增加M17 管， M18管， 所設(shè)計(jì)的輔助振蕩器如圖3 所示。

圖3   輔助振蕩器電路

　　圖3 中， M1~ M13 是低輸入電壓偏置電流電路， 這個(gè)電路的主要功能是在低輸入電壓下產(chǎn)生一個(gè)恒定的納安級(jí)的偏置電流。這一不隨電源電壓變化的偏置電流將為圖3 所示的輔助振蕩器提供偏置。M8 ~ M13為啟動(dòng)電路， M3 , M4 都工作在亞閾值區(qū)：

　　聯(lián)立式（ 1） ~ 式（ 4） , 可以得到：

　　式中： K = （W/ L ） _M4 / （ W/ L ） _M3 , 通過(guò)式（ 5） 可以發(fā)現(xiàn)，偏置電流I _M1 , I _M2與輸入電源無(wú)關(guān)。

　　恒流源I _I 和I ₄ 對(duì)電容C₁ 充放電， 該振蕩器的模塊是兩個(gè)比較器， M₂₁ , M₂₂ 組成COMP1, 該比較器閾值較高， 為M22 管的導(dǎo)通閾值， 記為V _H = V _th。M₂₂ ,M₂₃ , M₂₄ , M₂₅ , M₂₆ , R₂ 組成COMP2, 該比較器閾值較低， 記為V_L :

　　因?yàn)镸₂₆管的電流很小， 寬長(zhǎng)比很大， 故：

　　SE 為輔助振蕩器切換信號(hào)， SEB 為SE 的反信號(hào)。當(dāng)V _DD低于1. 9 V 時(shí)， SE 為高電平， M₁₇ , M₁₈ 都截止， 不影響R, S 觸發(fā)器的翻轉(zhuǎn)， 輔助振蕩器工作， 開(kāi)關(guān)S1 斷開(kāi)， S2 閉合； 當(dāng)V_DD 高于1. 9 V 時(shí)， SE 為低電平， 輔助振蕩器關(guān)斷， 開(kāi)關(guān)S1 閉合， S2 斷開(kāi)， M₁₇ , M₁₈ 都導(dǎo)通， R=1, S= 0, AU XCLK 被鎖定為高電平， 既減小了功耗， 也避免了輔助振蕩器關(guān)斷之后R, S 端出現(xiàn)不確定狀態(tài)。

　　4   電路整體仿真結(jié)果與分析

　　整體電路在0. 5μm CMOS 工藝庫(kù)（ V _thN= 0. 72 V,V_thP = - 0. 97 V） 下仿真， 仿真條件為V_IN = 0. 8 V, 仿真結(jié)果如圖4 所示。

圖4   兩個(gè)振蕩器的切換

　　從圖4 可以看出， 電路啟動(dòng)后， 首先輔助振蕩器V（ aux clk） 起振， V _DD逐漸升高， 升高至1. 4 V 時(shí)， 主振蕩器V（ mainclk） 起振， 但此時(shí)只有輔助振蕩信號(hào)通過(guò)開(kāi)關(guān)S2 傳到功率管的柵極， 當(dāng)V_DD升高至1. 9 V 時(shí)， 輔助振蕩器關(guān)掉， 主振蕩器信號(hào)通過(guò)開(kāi)關(guān)S1 傳到功率管的柵極， V_DD繼續(xù)升高至設(shè)定的輸出電壓3. 3 V 以后，由反饋電路控制主振蕩器的開(kāi)啟與關(guān)斷， 來(lái)維持這一輸出電壓。

　　5   結(jié) 語(yǔ)

　　本文針對(duì)輸入電源電壓變化范圍較大， 設(shè)計(jì)了兩種結(jié)構(gòu)不同的振蕩器， 其在在不同電源電壓范圍內(nèi)工作的頻率較穩(wěn)定， 并利用電壓檢測(cè)模塊進(jìn)行合理的切換， 解決了低輸入電壓下電路無(wú)法啟動(dòng)的問(wèn)題， 是一款適用于商業(yè)開(kāi)發(fā)的DC-DC 升壓型開(kāi)關(guān)電源。

　　參考文獻(xiàn)

　　[ 1] 汪東旭， 孫藝。 一種頻率穩(wěn)定的改進(jìn)型CMOS 環(huán)形振蕩器[ J] . 微電子學(xué)， 1999, 29（ 5） : 67??70.

　　[ 2] 胡二虎， 汪東旭。 一種頻率穩(wěn)定的集成CMOS 環(huán)形振蕩器[ J] . 微電子學(xué)， 2003, 33（ 2） : 32??35.

　　[ 3] YUAN Bing , LAI Xing??quan, WANG H ongyi, et al. Thedesign of a start circuit for boost DC-DC converter with low supply voltage [ C] / / Proceedings of ASICON 2005 6th Inter nat ional Conference on ASIC. Shang hai, China: ASICON 2005: 483-487.

　　[ 4] FORGHANI??ZADEH H P, RINCONMORA G A. Current??sensing techniques for DC-DC converters [ C ] / / Proceeding s o f 2002 45th Midw est Sym posium on Circuits and Systems. [ S. l. ] : MWSCAS, 2002, 2: 577??580.

　　[ 5] ALLEN P E, HOLBERG D R. CMOS analo g cir cuit design[M] . 2nd ed. [ S. l. ] : Publishing House of Electronics Industry, 2002.

　　[ 6] 康華光， 陳大欽。 電子技術(shù)基礎(chǔ)（ 模擬部分） [M ] . 4 版。 北京：高等教育出版社， 2004.

　　[ 7] 何樂(lè)年， 王憶。 模擬集成電路設(shè)計(jì)與仿真[ M] . 北京： 科學(xué)出版社， 2003.

　　[ 8] 邱關(guān)源。 電路[ M] . 4 版。 北京： 高等教育出版社， 2005.

　　[ 9] 畢查德拉扎維。 模擬CMOS 集成電路設(shè)計(jì)[ M] . 西安： 西安交通大學(xué)出版社， 2002.

      [ 10] MP10 datasheet http://www.hbjingang.com/datasheet/MP10_2427678.html.

      [ 11] M13  datasheet http://www.hbjingang.com/datasheet/M13+_1982926.html.

      [ 12] C1  datasheet http://www.hbjingang.com/datasheet/C1+_2455447.html.