摘要：提出了利用雙口RAM實(shí)現(xiàn)高時(shí)間分辨率光譜測(cè)量系統(tǒng)中DSP與ICCD并行接口的設(shè)計(jì)方案。以確保使雙方的高速通信。介紹了雙口RAM器件IDT7007的原理與使用規(guī)劃，并針對(duì)方案，給出了接口電路和軟件流程。針對(duì)二者交換數(shù)據(jù)的仲裁方式，提出了解決沖突爭(zhēng)端的方法。整體系統(tǒng)通過調(diào)試，證明文中采取的中斷，忙邏輯，軟件協(xié)調(diào)三種模式，有效解決了兩個(gè)系統(tǒng)之間的通信爭(zhēng)端。信息處理系統(tǒng)與ICCD可良好協(xié)調(diào)工作，系統(tǒng)運(yùn)行穩(wěn)定，構(gòu)成合理，保證了整體系統(tǒng)的實(shí)時(shí)性。

　　0 引言

　　增強(qiáng)型電荷耦合器件（Intensified Charge Coupled Device，簡(jiǎn)稱ICCD）作為一種數(shù)據(jù)采集部件，因其采集光譜數(shù)據(jù)量大，快門時(shí)間達(dá)ns級(jí)，采集速率高的特點(diǎn)，在高時(shí)間分辨率光譜系統(tǒng)中應(yīng)用較廣。這樣組成的雙口RAM系統(tǒng)可以全速運(yùn)行，而且無須任何額外的附加邏輯。在高分辨率光譜測(cè)量分析系統(tǒng)中，為了與ICCD子系統(tǒng)實(shí)時(shí)通信，及時(shí)處理IC-CD子系統(tǒng)采集到的信息，作為實(shí)時(shí)信息處理器件的DSP子系統(tǒng)必須與ICCD子系統(tǒng)采取一種高速的并行接口方案。因此在實(shí)際的雙機(jī)通信系統(tǒng)中，一般通過雙口RAM實(shí)現(xiàn)并口通信。雙口RAM具有以下優(yōu)越的性能特點(diǎn)：

　?、濉商淄耆?dú)立的數(shù)據(jù)線、地址線、讀／寫控制線，允許兩個(gè)CPU對(duì)雙端口存儲(chǔ)器的同一單元進(jìn)行同時(shí)存取；

　?、妗⒂袃商淄耆?dú)立的中斷邏輯來實(shí)現(xiàn)兩個(gè)CPU之間的握手控制信號(hào)；

　?、?、具有兩套獨(dú)立的“忙”邏輯，保證兩個(gè)CPU同時(shí)對(duì)同一單元進(jìn)行讀／寫操作的正確性；

　?、琛⒓嫒菪詮?qiáng)，讀／寫時(shí)序與普通單端口存儲(chǔ)器完全一樣，存取速度幾乎可以滿足各種CPU的要求。

　　因此。我們采用了雙口RAM來實(shí)現(xiàn)DSP子系統(tǒng)與ICCD子系統(tǒng)之間的高速通信。

　　1 雙口RAM器件IDT7007介紹

　　1.1 器件簡(jiǎn)介

　　IDT7007是美國IDT公司采用高性能的CMOS工藝生產(chǎn)的高速32 k×8 bit雙端口靜態(tài)RAM，典型功耗850 mW；存取時(shí)間：15 ns；工作環(huán)境：-45℃～+85℃；工作電壓：5 V±10％。它可以作為8位雙口RAM單獨(dú)使用，也可以進(jìn)行位擴(kuò)展，將數(shù)據(jù)線擴(kuò)展到16 Bit，甚至更寬。CY7C006A是Cypress公司生產(chǎn)的16 kb×8高速雙口靜態(tài)RAM，存取速度小于20 ns。該器件具有真正的雙端口，可以同時(shí)進(jìn)行數(shù)據(jù)存取，兩個(gè)端口具有獨(dú)立的控制信號(hào)線、地址線和數(shù)據(jù)線，另外通過主／從選擇可以方便地?cái)U(kuò)存儲(chǔ)容量和數(shù)據(jù)寬度。通過器件的信號(hào)量標(biāo)志器，左、右兩端口可以實(shí)現(xiàn)器件資源共享。

　　雙口RAM是在1個(gè)SRAM存儲(chǔ)器上具有兩套完全獨(dú)立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個(gè)獨(dú)立的系統(tǒng)同時(shí)對(duì)其進(jìn)行隨機(jī)性訪問的存儲(chǔ)器，即共享式多端口存儲(chǔ)器。雙口RAM的特點(diǎn)是存儲(chǔ)數(shù)據(jù)共享。1個(gè)存儲(chǔ)器配備兩套獨(dú)立的地址、數(shù)據(jù)和控制線，允許兩個(gè)獨(dú)立的CPU或控制器同時(shí)異步地訪問存儲(chǔ)單元。因?yàn)閿?shù)據(jù)共享。則必須具有訪問仲裁控制。內(nèi)部仲裁邏輯控制提供以下功能：對(duì)同一地址單元訪問的時(shí)序控制；存儲(chǔ)單元數(shù)據(jù)塊的訪問權(quán)限分配：信令交換邏輯（例如中斷信號(hào)）等。雙口RAM可用于提高RAM的吞吐率，適用于實(shí)時(shí)數(shù)據(jù)緩存。

　　雙口RAM器件IDT7007固體成像、信號(hào)處理和大容量存儲(chǔ)器是 CCD的三大主要用途。各種線陣、面陣像感器已成功地用于天文、遙感、傳真、卡片閱讀、光測(cè)試和電視攝像等領(lǐng)域，微光CCD和紅外CCD在航遙空感、熱成像等軍事應(yīng)用中顯示出很大的作用。在N型或 P型硅襯底上生長(zhǎng)一層二氧化硅薄層，再在二氧化硅層上淀積并光刻腐蝕出金屬電極，這些規(guī)則排列的金屬-氧化物-半導(dǎo)體電容器陣列和適當(dāng)?shù)妮斎?、輸出電路就?gòu)成基本的 CCD移位寄存器。對(duì)金屬柵電極施加時(shí)鐘脈沖，在對(duì)應(yīng)柵電極下的半導(dǎo)體內(nèi)就形成可儲(chǔ)存少數(shù)載流子的勢(shì)阱。

　　1.2 器件使用

　　單片使用、不進(jìn)行位擴(kuò)展時(shí)，IDT7007的真值表如表1：

　　X：無關(guān)；H：邏輯高；L：邏輯低。

　　2 接口電路設(shè)計(jì)

　　系統(tǒng)中，ICCD子系統(tǒng)負(fù)責(zé)數(shù)據(jù)采集，DSP子系統(tǒng)負(fù)責(zé)信息處理。ICCD采集光譜數(shù)據(jù)，將數(shù)據(jù)寫入到雙口RAM的指定存儲(chǔ)單元。DSP再將雙口RAM中的數(shù)據(jù)轉(zhuǎn)移入內(nèi)存儲(chǔ)器，進(jìn)行分析處理，以及其他運(yùn)算。體溝道CCD的電荷轉(zhuǎn)移機(jī)理和表面溝道CCD略有不同。體溝道CCD又稱為埋溝CCD。所謂體溝道即用來存儲(chǔ)和轉(zhuǎn)移信號(hào)電荷的溝道是在離開半導(dǎo)體表面有一定距離的體內(nèi)形成。體溝道 CCD的時(shí)鐘頻率可高達(dá)幾百兆赫，而通常的表面溝道CCD只幾兆赫。

　　雙口RAM與DSP芯片之間，我們采取8位數(shù)據(jù)線的接口寬度，地址線12位，可尋址空間應(yīng)為32 k×8 bit。

　　ICCD通過一條數(shù)據(jù)線與信息處理系統(tǒng)上的擴(kuò)展接插板相連。二者間接口信號(hào)定義如表2：

　　二者之間的電路框圖如圖1。

　　如圖1所示，雙口RAM的左端與DSP相連，作為DSP系統(tǒng)的擴(kuò)展存儲(chǔ)器，共同構(gòu)成了信息處理系統(tǒng)。雙口RAM的右端，與ICCD子系統(tǒng)相連，也可以認(rèn)為是ICCD子系統(tǒng)的一個(gè)外存儲(chǔ)器。為了保護(hù)ICCD子系統(tǒng)的處理器，我們?cè)陔p口RAM和ICCD之間加了總線收發(fā)器SN74LVCC3245，對(duì)信號(hào)進(jìn)行隔離與調(diào)理電平。

　　3 信息處理系統(tǒng)與ICCD交換數(shù)據(jù)的仲裁方式

　　對(duì)于整個(gè)系統(tǒng)來說，兩個(gè)子系統(tǒng)之間合適的仲裁方式是極為重要的。處理不好數(shù)據(jù)交換的仲裁。就會(huì)使兩個(gè)系統(tǒng)之間發(fā)生沖突。比如當(dāng)DSP系統(tǒng)對(duì)雙口RAM的一個(gè)存儲(chǔ)單元進(jìn)行寫操作時(shí)，ICCD系統(tǒng)也對(duì)這個(gè)單元寫入數(shù)據(jù)，就必然導(dǎo)致寫操作的錯(cuò)誤。抑或是當(dāng)ICCD系統(tǒng)對(duì)雙口RAM的某一存儲(chǔ)單元進(jìn)行讀取時(shí)，DSP也對(duì)這個(gè)單元讀操作，就會(huì)造成讀數(shù)據(jù)的錯(cuò)誤。我們采取了三種有效的仲裁方式，用于解決兩個(gè)系統(tǒng)之間的通信爭(zhēng)端：

　?、濉⒅袛喾绞剑弘p口RAM提供了一種特殊的中斷方式，有別于其他芯片的中斷。

　　IDT7007左右兩端各提供一個(gè)中斷信號(hào)。存儲(chǔ)陣列中的FFEH和FFFH單元被用做通信的信令字和中斷源，左端口向FFFH寫入訪問的同時(shí)，右端口的中斷標(biāo)志被設(shè)置，直到右端口進(jìn)行讀取FFFH時(shí)清除，右端給左端的中斷方式與此類似。這樣就可以有效地協(xié)調(diào)通信雙方的讀寫操作。圖2為雙方接口的中斷邏輯。

　　㈡、忙邏輯：當(dāng)雙口RAM的兩個(gè)端口同時(shí)對(duì)某一個(gè)存儲(chǔ)單元進(jìn)行操作時(shí)，IDT7007的忙邏輯（BUSY）將會(huì)有一個(gè)硬件的指示，允許對(duì)其中的一個(gè)端口進(jìn)行操作，將另一個(gè)端口置于等待狀態(tài)。如果在接到BUSY信號(hào)時(shí)，已經(jīng)進(jìn)行寫操作，那么IDT7007的內(nèi)部機(jī)制可以阻止寫操作的繼續(xù)進(jìn)行。

　　系統(tǒng)中，為了提高系統(tǒng)的穩(wěn)定性，保證通信數(shù)據(jù)的正確，我們對(duì)IDT7007原有的忙邏輯進(jìn)行了修改。硬件方面將雙口RAM原有的兩個(gè)BUSY信號(hào)求邏輯或，這個(gè)結(jié)果再與中斷信號(hào)INT求邏輯或。這樣，只要通信雙方同時(shí)讀寫同一個(gè)存儲(chǔ)單元，系統(tǒng)就認(rèn)為讀寫非法，同時(shí)中斷雙方的讀寫操作。這樣可以提高雙方交換數(shù)據(jù)的正確性。

　　在探索磁泡器件的電模擬過程中，產(chǎn)生了電荷耦合器件的原理設(shè)想，并在實(shí)驗(yàn)中得到驗(yàn)證初期的CCD存儲(chǔ)和轉(zhuǎn)移信號(hào)電荷的勢(shì)阱都位于硅-二氧化硅界面處，即所謂表面溝道CCD。1972年D.康首先設(shè)想了多數(shù)載流子CCD形式，在此基礎(chǔ)上人們研制出體溝道CCD和“蠕動(dòng)”型CCD的新結(jié)構(gòu)，有效地改善了CCD的性能。1973年美國仙童公司制成CCD攝像傳感器，CCD遂從實(shí)驗(yàn)室進(jìn)入工業(yè)生產(chǎn)的實(shí)用階段。雙口RAM器件IDT7007可用光注入或電注入的方法將信號(hào)電荷輸入勢(shì)阱。然后周期性地改變時(shí)鐘脈沖的相位和幅度，勢(shì)阱深度則隨時(shí)間相應(yīng)地變化，從而使注入的信號(hào)電荷在半導(dǎo)體內(nèi)作定向傳輸。

　　圖3即為通信雙方接口的BUSY邏輯時(shí)序：

　?、?、軟件協(xié)調(diào)：對(duì)于任何一個(gè)雙機(jī)系統(tǒng)來講，雙方的軟件設(shè)計(jì)都是避免爭(zhēng)端沖突的重要環(huán)節(jié)。軟件方案將在下一節(jié)詳細(xì)介紹。

　　4 軟件設(shè)計(jì)方案

　　系統(tǒng)中，ICCD（右方）主要負(fù)責(zé)發(fā)送數(shù)據(jù)，信息處理系統(tǒng)（左方）主要負(fù)責(zé)接受數(shù)據(jù)。信息處理系統(tǒng)的軟件基于TI的TMS320C6713，用C語言與線性匯編語言進(jìn)行編程。通信部分的軟件主要包括了兩方面的內(nèi)容：（1）系統(tǒng)自檢，即右方向信令字單元0xFFFH寫入“5AH”，左方接到中斷后，到0xFFFH中讀取數(shù)據(jù)，如果是“5AH”，說明通信正常，反之亦然。（2）傳輸數(shù)據(jù)，右方向信令字單元FFFH寫入‘A5H’，在左方產(chǎn)生中斷后，左方讀信令字單元FFFH，如果是‘A5H’，說明在傳輸數(shù)據(jù)，讀完數(shù)據(jù)后，向信令字單元FFEH寫入‘AAH’，表示讀完。右方接到中斷后，讀信令字單元FFEH，如果是‘AAH’，表示傳數(shù)據(jù)成功。

　　圖4為基于DSP的通信程序流程：

　　5 結(jié)論

　　基于雙口RAM芯片IDT7007實(shí)現(xiàn)DSP系統(tǒng)與ICCD并行接口的設(shè)計(jì)方案，實(shí)現(xiàn)了ICCD和信息處理系統(tǒng)的高速通信，保證了整體系統(tǒng)的實(shí)時(shí)性。文中所涉及的中斷，忙邏輯，軟件協(xié)調(diào)三種模式，可有效解決兩個(gè)系統(tǒng)之間的通信爭(zhēng)端。整體系統(tǒng)已經(jīng)通過調(diào)試，信息處理系統(tǒng)與ICCD可良好協(xié)調(diào)工作，系統(tǒng)運(yùn)行穩(wěn)定，構(gòu)成合理，對(duì)相關(guān)系統(tǒng)設(shè)計(jì)有一定的參考價(jià)值。

　　本設(shè)計(jì)采用自頂而下的設(shè)計(jì)思想。選用Xilinx公司的Spartan-6 FPGA器件，基于低功耗45 nm、9-金屬銅層、雙柵極氧化層工藝技術(shù)，提供功耗管理技術(shù)，150 000個(gè)邏輯單元，集成式PCI Express模塊，存儲(chǔ)器支持。250 MHz DSPslice和3.125 Gb／s低功耗收發(fā)器。通過Verilog HDL語言對(duì)雙口RAM功能的描述就能在一片F(xiàn)PGA器件內(nèi)實(shí)現(xiàn)8位16字節(jié)的雙口RAM，并進(jìn)行讀寫操作控制。