一、分?jǐn)?shù)型頻率合成器

　　接收器和發(fā)射器都集成了參考頻率為26MHz的分?jǐn)?shù)型頻率合成器，同時搭載了參考電阻器。較低的帶內(nèi)相噪，為使用更寬的PLL環(huán)路帶寬（目的是全面集成環(huán)路濾波器）創(chuàng)造了條件，因此可限度減少外部組件的數(shù)量。要覆蓋所有的工作頻段（包括附加的頻率容限），在4GHz頻段工作的差分VCO有一個很寬的調(diào)諧范圍，它被劃分為256個VCO頻段。可以通過在VCO RF輸出端口激活一個附加的二分頻器以支持UMTS頻段V和頻段VI。相應(yīng)的VCO頻段由內(nèi)部的標(biāo)定算法進(jìn)行選擇，該算法將在PLL被啟動或者一個新的頻點被設(shè)定時被觸發(fā)。同時，進(jìn)一步的校準(zhǔn)可限度降低PLL的偏變，例如環(huán)路濾波器拐角頻率的離散等。
　　圖2顯示了混頻器相噪模擬量。

 

　　超低帶內(nèi)相噪是實現(xiàn)接收器和發(fā)射器誤差向量幅度（EVM）化的重要基礎(chǔ)。

　　根據(jù)過去發(fā)布的一個設(shè)計，每條接收通道由一個0o/90o I/Q主-從二分頻器驅(qū)動，后者可產(chǎn)生為直接將差分射頻輸入信號混頻至基帶濾波器的異常的正交信號?？删幊淘鲆娣糯笃鳎≒GA）的增益范圍為89dB，每dB步長的步長大約為0.1dB，整個增益范圍的步長為2dB。

 

 

　　主要針對增益步長采用R-2R網(wǎng)絡(luò)即可實現(xiàn)上述度。在解調(diào)器的后面，采用一個六階Chebychev型跳耦結(jié)構(gòu)濾波器（帶面向I/Q基帶接口的差分信號）進(jìn)行抗鋸齒失真和信道隔離處理?？赏ㄟ^軟件編程方式激活附加的2.7MHz陷波器，從而滿足UMTS頻段II和III的要求。整個濾波器得到了優(yōu)化，振幅誤差為±0.5 dB，相位畸變不超過±3o。在接收器初始化期間，濾波器的2.275MHz的拐角頻率被校準(zhǔn)，結(jié)果使整個采樣和溫度范圍的偏差僅為5%?；鶐V波器特性的模擬量參見圖4，其中，實線代表隨頻率變化的正常濾波器衰減，虛線對應(yīng)的是被激活陷波器級的特性。

 

 

　　為了化增益轉(zhuǎn)換時的DC瞬變，接收鏈中的所有運算放大器的偏差均被校準(zhǔn)為零。一個拐角頻率為3.75KHz的附加DC環(huán)路可清除所有的殘余DC偏差。因此，在增益變化時，瞬態(tài)DC偏差不會超過±50 mV。
　　接收器的三階交調(diào)截取點（IIP3）為-6 dB，二階交調(diào)截取點（IIP2）大于35 dBm。高增益范圍的噪聲系數(shù)優(yōu)于12dB。 EVM為12.5%（有效值），使得接收器能夠被用于高速下行分組接入（HSDPA）7/8類網(wǎng)絡(luò)。典型采樣的EVM大約為8%（有效值），如圖5所示。

 

 

三、低功耗射頻前端設(shè)計

　　尤其對于CMOS設(shè)計而言，重要的是限度降低電路功耗，從而克服該項工藝的固有缺陷。由于接收器的功耗是一個重要的預(yù)算參數(shù)，我們選擇了一個先進(jìn)的射頻前端。依據(jù)有關(guān)文獻(xiàn)中所發(fā)布的一個設(shè)計，VCO分頻器和解調(diào)器分別直接位于VCO緩存器和LNA之上。因此，兩個功能塊共用一個輸入電源，從而顯著降低了器件功耗。具體工作原理如圖6所示。

 

 

　　發(fā)射器內(nèi)含一個完全差分化可編程輸入緩沖器，以處理不同的基帶輸入信號。一個附加的三階Butterworth型基帶濾波器（校準(zhǔn)角頻為 4.4MHz）能夠消除各類有害的信號內(nèi)容（譬如基帶DAC的雜散輻射等），同時不會對有用的信號產(chǎn)生過大的干擾。此外，高于±0.2 dB的可調(diào) -1 dB和-2 dB增益步長，能夠處理各類HSDPA信號群的較高波峰因子。通過提高以下所述的增益控制輸入引腳的電壓可以補(bǔ)償衰減，并且形成一個 “高線性度”模式，以符合線性度規(guī)范要求?；鶐V波器輸出信號可驅(qū)動直接變換式調(diào)制器（每條發(fā)射通道一個）中集成的Gilbert型混頻器的輸入級。由于布局高度對稱并且完美匹配，再加上在發(fā)射器初始化時采用了一個校準(zhǔn)程序，DC偏差始終保持在很低的水平（在高輸出功率范圍內(nèi)通常為-40dBc）。射頻輸入由來自集成化VCO（高頻段和中頻段通道為二分頻器，低頻段通道為四分頻器）的0o/90o信號驅(qū)動?；祛l器的輸出信號然后被緩存，并被發(fā)送至射頻差分輸出引腳?？傇鲆嬉话愠^95 dB，分布在基帶和射頻模塊。通過在不同級上分配增益（按照優(yōu)化的加權(quán)因子），可實現(xiàn)VGA的近似對數(shù)線性特征。通過在增益控制引腳（TXGC）上施加適當(dāng)?shù)碾妷海?.5-2.2 V），-77dBm至+7dBm的保證輸出功率范圍（取決于所采用的UMTS頻段和發(fā)射通道）可達(dá)到控制。功耗（通常為80mA）可隨輸出功率的下降快速下降，在低增益范圍內(nèi)可降低至26mA。當(dāng)輸出功率時，在相應(yīng)的接收頻段，發(fā)射通道一般可實現(xiàn)-152 dBc/Hz的本底噪聲，同時保持-43dBc的ACLR（有余量）和3%的EVM（典型值）。圖8顯示的是中心頻率為1950MHz 時的典型調(diào)制輸出頻率。

 

 

　　串行控制總線
　　
　　該集成電路由兩個獨立的串行三線制總線控制。其中一條總線負(fù)責(zé)控制常規(guī)配置，另一條獨立的總線用于設(shè)置接收增益。編程接口可后向兼容前代產(chǎn)品并可根據(jù)DigRF標(biāo)準(zhǔn)處理相關(guān)命令。總線時鐘頻率等于參考時鐘頻率（15.36 MHz至38.4 MHz）。也可通過主用三線制總線（負(fù)責(zé)配置的總線）對接收增益進(jìn)行設(shè)置。在本例中，備用總線引腳可被用作GPO（通用輸出）引腳。
　　前端控制
　　
　　由于多頻段和多模操作所導(dǎo)致的前端復(fù)雜度的加大，要求我們對外部組件（例如LNA、PA和轉(zhuǎn)換器等）進(jìn)行有效控制。因此，該集成電路包含非常靈活的軟件編程前端控制功能模塊，它可通過以事件觸發(fā)方式轉(zhuǎn)換6個專用輸出引腳滿足外部組件控制要求。為了確保兼容未來的前端組件（例如三增益LNA），可選擇一個電壓級別可變的附加邏輯“高”信號。
　　操作測試功能
　　
　　可通過啟動一個特殊的測試模式和讀回測試圖形對集成電路功能進(jìn)行檢查，例如檢查是否有所有輸入電壓等。這有助于查明生產(chǎn)過程中的焊接問題。在操作過程中，鎖定檢測引腳邏輯狀態(tài)可跟蹤接收器和發(fā)射器PLL的鎖定狀態(tài)。利用這些信息，信道轉(zhuǎn)換防護(hù)間隔可被化。
六、結(jié)語
　　
　　支持UMTS FDD標(biāo)準(zhǔn)所規(guī)定的所有工作頻段的單芯片全集成化3G UMTS/W-CDMA收發(fā)器已經(jīng)推出。該集成電路采用標(biāo)準(zhǔn)化0.13微米 CMOS工藝制造而成。該設(shè)計包括兩個分?jǐn)?shù)型頻率合成器（搭載全集成化VCO、片上調(diào)諧和PLL）、零中頻接收通道和直接轉(zhuǎn)換型發(fā)射器通道。接收器和發(fā)射器都具備出色的性能，為創(chuàng)建滿足UMTS性能規(guī)范（帶容限）的平臺解決方案創(chuàng)造了條件。該器件的工作電壓為2.7-3 V，接收模式下功耗為 35 mA，在發(fā)射器活動時的功耗為80 mA。這些結(jié)果表明了本文所述收發(fā)器的競爭優(yōu)勢，因為它可同時滿足BiCMOS工藝產(chǎn)品的功耗和性能要求。該芯片采用非常袖珍的無引腳封裝，面積僅為5×5毫米，高度僅為0.8毫米，完全符合ARIB WCDMA和UMTS標(biāo)準(zhǔn)。