基本簡(jiǎn)介

　　SRAM是英文Static RAM的縮寫，它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。

　　SRAM不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。而DRAM每隔一段時(shí)間，要刷新充電，否則內(nèi)部的數(shù)據(jù)即會(huì)消失，因此SRAM具有較高的性能，但是SRAM也有它的缺點(diǎn)，即它的集成度較低，相同容量的DRAM內(nèi)存可以設(shè)計(jì)為較小的體積，但是SRAM卻需要很大的體積，且功耗較大。所以在主板上SRAM存儲(chǔ)器要占用一部分面積。

　　主要規(guī)格

　　一種是置于CPU與主存間的高速緩存，它有兩種規(guī)格：一種是固定在主板上的高速緩存；另一種是插在卡槽上的COAST擴(kuò)充用的高速緩存，另外在CMOS芯片1468l8的電路里，它的內(nèi)部也有較小容量的128字節(jié)SRAM，存儲(chǔ)我們所設(shè)置的配置數(shù)據(jù)。還有為了加速CPU內(nèi)部數(shù)據(jù)的傳送，自80486CPU起，在CPU的內(nèi)部也設(shè)計(jì)有高速緩存，故在Pentium CPU就有所謂的L1 Cache和L2Cache的名詞，一般L1 Cache是內(nèi)建在CPU的內(nèi)部，L2 Cache是設(shè)計(jì)在CPU的外部，但是Pentium Pro把L1和L2 Cache同時(shí)設(shè)計(jì)在CPU的內(nèi)部，故Pentium Pro的體積較大。Pentium II又把L2 Cache移至CPU內(nèi)核之外的黑盒子里。SRAM顯然速度快，不需要刷新的操作，但是也有另外的缺點(diǎn)，就是價(jià)格高，體積大，所以在主板上還不能作為用量較大的主存。

　　基本特點(diǎn)

　　◎優(yōu)點(diǎn)，速度快，不必配合內(nèi)存刷新電路，可提高整體的工作效率。

　　◎缺點(diǎn)，集成度低，功耗較大，相同的容量體積較大，而且價(jià)格較高，少量用于關(guān)鍵性系統(tǒng)以提高效率。

　　◎SRAM使用的系統(tǒng)：

　　○CPU與主存之間的高速緩存。

　　○CPU內(nèi)部的L1／L2或外部的L2高速緩存。

　　○CPU外部擴(kuò)充用的COAST高速緩存。

　　○CMOS 146818芯片。

　　同步SRAM的傳統(tǒng)應(yīng)用領(lǐng)域是搜索引擎，用于實(shí)現(xiàn)算法。在相當(dāng)長(zhǎng)的一段時(shí)間里，這都是SRAM在網(wǎng)絡(luò)中發(fā)揮的主要作用。然而，隨著新存儲(chǔ)技術(shù)的出現(xiàn)，系統(tǒng)設(shè)計(jì)師為SRAM找到了新的用武之地。

　　如今，人們對(duì)所有路由器和交換機(jī)的要求都不僅限于FIB搜索。計(jì)數(shù)器需要跟蹤接受服務(wù)的信息包數(shù)量，并獲取統(tǒng)計(jì)數(shù)據(jù)來(lái)解決帳單編制問(wèn)題。通過(guò)統(tǒng)計(jì)來(lái)連續(xù)監(jiān)視網(wǎng)絡(luò)，從而完成問(wèn)題檢測(cè)和判定。隨著每個(gè)信息包處理量的增加，需要采用包緩沖器來(lái)提升處理能力。除了以上提到的之外，由于系統(tǒng)中存儲(chǔ)器資源增多，因而動(dòng)態(tài)存儲(chǔ)分配也是必需的。路由器或交換機(jī)的所有這些附加功能正在重新定義網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)。

　　圖1 具有多種新功能的網(wǎng)絡(luò)系統(tǒng)

　　此外，隨著IPv6和VRF的迅速普及，對(duì)更寬、更深、更快和更高效系統(tǒng)的需求愈加迫切。系統(tǒng)設(shè)計(jì)師必須能夠以的成本來(lái)滿足網(wǎng)絡(luò)系統(tǒng)的所有度量標(biāo)準(zhǔn)。此時(shí)，簡(jiǎn)單的同步SRAM就難以滿足要求了。所有這些功能均可借助DDR或QDR SRAM等速度更快、帶寬更高的SRAM來(lái)實(shí)現(xiàn)。本文將分析上述的每一種應(yīng)用及其目前和未來(lái)的要求，還將提出旨在滿足這些要求的解決方案和建議。

　　QDR 與 DDR SRAM

　　由賽普拉斯、瑞薩、IDT、NEC和三星公司組成的QDR協(xié)會(huì)開(kāi)發(fā)出了QDR SRAM，旨在通過(guò)把性能提升為原先的4倍來(lái)滿足那些不僅需要標(biāo)準(zhǔn)ZBT或NoBL SRAM的低延遲和滿周期利用率，而且還需要大幅度提高工作頻率的系統(tǒng)對(duì)帶寬的要求。QDR SRAM具有單獨(dú)的讀和寫端口，它們?cè)诿總€(gè)數(shù)據(jù)引腳上以雙倍數(shù)據(jù)速率彼此獨(dú)立地工作，從而在一個(gè)時(shí)鐘周期中傳輸4個(gè)數(shù)據(jù)字，4倍數(shù)據(jù)速率因此而得名。采用分離的讀/寫端口完全消除了SRAM與存儲(chǔ)控制器之間發(fā)生總線爭(zhēng)用的可能性，而這卻是傳統(tǒng)的公用I/O器件需要解決的問(wèn)題。QDRII SRAM具有被稱為回波時(shí)鐘的源同步時(shí)鐘，它們與數(shù)據(jù)輸出一道生成。QDR SRAM采用了HSTL I/O標(biāo)準(zhǔn)，以便實(shí)現(xiàn)高速操作。

　　QDR SRAM面向那些需要在讀和寫操作之間進(jìn)行轉(zhuǎn)換的應(yīng)用，而DDR SRAM則主要面向需要進(jìn)行數(shù)據(jù)流式處理的應(yīng)用，此時(shí)，讀和寫操作之間的近期平衡為100%的讀操作或100%的寫操作。在這種情況下，有一根QDR SRAM總線在50%的時(shí)間里未被使用。其它的總線可能具有不平衡的近期讀/寫比例。后面這兩種情況是促使人們進(jìn)行DDR公用I/O SRAM開(kāi)發(fā)的主要原因，在這種器件中，輸入和輸出數(shù)據(jù)共用同一根總線。在從讀操作向?qū)懖僮鬓D(zhuǎn)換的過(guò)程中，需要總線轉(zhuǎn)向周期，并減小了可用帶寬。然而，對(duì)某些系統(tǒng)而言，這將產(chǎn)生優(yōu)于QDR架構(gòu)的平均總線利用率?？刂菩盘?hào)極少，而且與QDR器件控制信號(hào)稍有不同。

　　網(wǎng)絡(luò)應(yīng)用

　　如引言部分所述，網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)涉及諸多方面。即將采用網(wǎng)絡(luò)設(shè)計(jì)來(lái)實(shí)現(xiàn)的各類應(yīng)用的數(shù)量日趨龐大。這里討論的是部分常見(jiàn)的應(yīng)用。

　　轉(zhuǎn)發(fā)/路由選擇

　　轉(zhuǎn)發(fā)信息庫(kù)負(fù)責(zé)保存用于決定輸入信息包的路由選擇特性的路由選擇信息。代表路由的前綴可被存儲(chǔ)于三進(jìn)制內(nèi)容可尋址存儲(chǔ)器中并進(jìn)行即時(shí)搜索，或存儲(chǔ)于SRAM中并利用某種算法對(duì)地址的若干位進(jìn)行增量搜索。不管在哪種應(yīng)用中，結(jié)果索引都具有一些用于指示所采取的措施的關(guān)聯(lián)信息 —— 下一個(gè)跳地址、更新統(tǒng)計(jì)和另一個(gè)端口上的復(fù)制等。傳統(tǒng)的做法是把該信息存儲(chǔ)于SRAM中。

　　與展開(kāi)式可擴(kuò)縮包分類解決方案相比，人們?cè)贔IB算法方面進(jìn)行了大量的研究工作。但是，有兩個(gè)發(fā)展趨勢(shì)對(duì)面向FIB解決方案的SRAM型算法提出了重大挑戰(zhàn)：（1）隨著IPv6支持能力的提高，入口的寬度也在增加；（2）由于VRF表和虛擬專用LAN業(yè)務(wù)采用率的提高，路由選擇表的規(guī)模日益龐大起來(lái)。就VRF表而言，每個(gè)VLAN都存儲(chǔ)了相似的路由選擇表，而這會(huì)增加入口的數(shù)量。VPLS是一種新的范例，借助它可實(shí)現(xiàn)多層次網(wǎng)絡(luò)的扁平化，從而獲得更多的入口。隨著入口寬度的增加，基于SRAM的算法需要構(gòu)建更深且更寬的多分支樹/trie樹，使得完成一項(xiàng)搜索所需進(jìn)行的SRAM存取數(shù)量有所增加。于是，越來(lái)越多的系統(tǒng)設(shè)計(jì)師開(kāi)始采用QDR SRAM來(lái)取代傳統(tǒng)的SRAM，因?yàn)榍罢咛峁┝烁叩膸?，能夠?qū)崿F(xiàn)更寬的樹形結(jié)構(gòu)，原因是可在指定的時(shí)間期限內(nèi)完成更多的存取。

　　NetFlow

　　Cisco systems公司的NetFlow技術(shù)是Cisco IOS軟件的主要組成部分，用于在數(shù)據(jù)進(jìn)入特定的路由器或交換機(jī)接口時(shí)對(duì)其進(jìn)行收集和測(cè)量。通過(guò)分析NetFlow數(shù)據(jù)，網(wǎng)絡(luò)工程師能夠發(fā)現(xiàn)導(dǎo)致?lián)砣脑?；確定每個(gè)用戶和應(yīng)用的服務(wù)類型，并確認(rèn)通信量的源網(wǎng)絡(luò)和目標(biāo)網(wǎng)絡(luò)。NetFlow實(shí)現(xiàn)了極為細(xì)致和準(zhǔn)確的通信量測(cè)量和聚合式通信量收集功能。

　　概括起來(lái)，NetFlow提供了以下信息：

　　*信源 IP地址

　　*目的IP地址

　　* 源端口

　　* 目的端口

　　*第三層協(xié)議類型

　　*服務(wù)類型

　　NetFlow僅負(fù)責(zé)捕獲入站通信量，因此，通常需要在鏈路的兩端均安放儀表。目前，NetFlow是以采用特殊算法的軟件來(lái)實(shí)現(xiàn)的，并把數(shù)據(jù)存儲(chǔ)于QDR SRAM之中。由于NetFlow是一種需要滿足一定線路速率的新技術(shù)，因此它是采用QDR來(lái)實(shí)現(xiàn)的。如今，可實(shí)現(xiàn)40Gbps“56Gbps數(shù)據(jù)速率的下一代路由器/交換機(jī)的大多數(shù)供應(yīng)商都把目光集中在了具有250MHz”300MHz操作速度的QDR SRAM上。隨著數(shù)據(jù)速率的增加，SRAM的速度指標(biāo)變得愈發(fā)重要。

　　計(jì)數(shù)器

　　在每一種網(wǎng)絡(luò)應(yīng)用中，始終需要保持量度。計(jì)數(shù)器是跟蹤網(wǎng)絡(luò)活動(dòng)所必需的。對(duì)于每種網(wǎng)絡(luò)協(xié)議而言，都需要跟蹤一種特定的量度。在TCP中，一個(gè)相似的計(jì)數(shù)器是TCP段/秒計(jì)數(shù)器，它能夠提供網(wǎng)絡(luò)接收和發(fā)送的TCP段的總數(shù)。此外，每個(gè)網(wǎng)絡(luò)都保留了誤差計(jì)數(shù)器，用于跟蹤檢測(cè)到的傳輸誤差和沖突的數(shù)量。大體而言，每個(gè)網(wǎng)絡(luò)所需的計(jì)數(shù)器數(shù)量的增加將被視作網(wǎng)絡(luò)緩沖空間不足的表現(xiàn)。

　　統(tǒng)計(jì)

　　有些供應(yīng)商還把帳單編制和診斷作為統(tǒng)計(jì)以單獨(dú)的系統(tǒng)來(lái)實(shí)現(xiàn)。例如，在服務(wù)提供商的網(wǎng)絡(luò)中，帳單編制形成了一個(gè)非常重要的量度。每一個(gè)客戶的網(wǎng)絡(luò)使用記錄都應(yīng)加以保存，以獲得該客戶的記帳信息。統(tǒng)計(jì)信息可以按照每個(gè)數(shù)據(jù)流或每個(gè)聚合組來(lái)存儲(chǔ)。在統(tǒng)計(jì)緩沖器中，對(duì)于存儲(chǔ)器的選擇來(lái)說(shuō)，延遲和突發(fā)操作是重要的決定因素。在包處理過(guò)程中，需要對(duì)統(tǒng)計(jì)數(shù)據(jù)進(jìn)行快速存取，因此，低延遲是至關(guān)重要的。而且，由于統(tǒng)計(jì)數(shù)據(jù)的位數(shù)往往不是很大，應(yīng)優(yōu)先選擇采用短突發(fā)操作或無(wú)突發(fā)操作的SRAM。

　　包緩沖器

　　包緩沖存儲(chǔ)器通常被用于在包處理過(guò)程中對(duì)輸出端口和交換機(jī)結(jié)構(gòu)中的信息包進(jìn)行緩沖。在標(biāo)準(zhǔn)線卡中，包處理器具有一個(gè)包緩沖器，在該緩沖器中，信息包的內(nèi)容將在執(zhí)行包信頭處理的同時(shí)被存儲(chǔ)。包緩沖存儲(chǔ)器中的決定因素是ASIC/NPU的速度以及線路速率。運(yùn)行速度較慢的ASIC需要存儲(chǔ)密度較大的緩沖存儲(chǔ)器。緩沖存儲(chǔ)器還取決于線卡所提供的服務(wù)類型。如果執(zhí)行的是較為復(fù)雜的服務(wù)，則ASIC通常需要更多的時(shí)間來(lái)處理信息包，因而必須進(jìn)行更多的緩沖處理。ASIC設(shè)計(jì)或NPU的選擇還決定了包括突發(fā)操作和I/O寬度要求在內(nèi)的其它特性。對(duì)于其中的某些應(yīng)用而言，延遲是至關(guān)重要的指標(biāo)。在這樣的場(chǎng)合中，應(yīng)選擇具有較低延遲的包緩沖器。所以，這樣的設(shè)計(jì)通常把QDR或DDR SRAM用于包緩沖。然而，有些應(yīng)用需要一個(gè)較深的包緩沖器，ASIC需要執(zhí)行更多的操作。此時(shí)，為經(jīng)濟(jì)的解決方案是采用DRAM來(lái)實(shí)現(xiàn)該功能。因此，在實(shí)現(xiàn)包緩沖器的過(guò)程中，始終需要進(jìn)行權(quán)衡。目前，線卡的設(shè)計(jì)目標(biāo)是實(shí)現(xiàn)更高的速度并處理更多的信息包。這意味著包緩沖處理器應(yīng)當(dāng)兼具深度和速度。針對(duì)這種要求，采用QDR SRAM來(lái)實(shí)現(xiàn)將是理想的解決方案。

　　隊(duì)列管理/通信量規(guī)整

　　隊(duì)列管理器負(fù)責(zé)確保接收到的信息包是否符合通信契約。隊(duì)列管理器的工作內(nèi)容包括在與契約進(jìn)行比照之后對(duì)信息包進(jìn)行標(biāo)注。每個(gè)線卡接口都擁有一個(gè)輸入隊(duì)列。在某些場(chǎng)合，客戶可通過(guò)實(shí)現(xiàn)計(jì)數(shù)器來(lái)管理這些隊(duì)列。由于該應(yīng)用對(duì)速度的需求更甚于對(duì)密度的需求，且讀/寫比例幾乎為1，因此，QDR SRAM 將是其理想選擇。

　　動(dòng)態(tài)存儲(chǔ)器分配

　　在線卡上，通常存在幾組面向不同應(yīng)用的存儲(chǔ)器。這往往會(huì)增加電路板上的存儲(chǔ)芯片數(shù)量以及同一個(gè)設(shè)計(jì)中所使用的存儲(chǔ)器類型。如今，設(shè)計(jì)師在著手實(shí)現(xiàn)存儲(chǔ)分配器時(shí)采用的是SRAM，以管理可用的存儲(chǔ)器組。該存儲(chǔ)分配器SRAM負(fù)責(zé)存儲(chǔ)所有存儲(chǔ)器組的地址規(guī)范，并根據(jù)請(qǐng)求向提出請(qǐng)求的應(yīng)用提供對(duì)一組特定存儲(chǔ)器的存取。這使得設(shè)計(jì)師能夠在不同的應(yīng)用之間共用同一組存儲(chǔ)芯片，而不會(huì)發(fā)生請(qǐng)求沖突。該應(yīng)用要求對(duì)SRAM進(jìn)行快速存取，而且?guī)缀醵际亲x操作較多而寫操作較少。因此，對(duì)于該場(chǎng)合而言，合適的選擇是DDR SRAM。

　　結(jié)語(yǔ)

　　新型網(wǎng)絡(luò)應(yīng)用為QDR和DDR SRAM贏得設(shè)計(jì)機(jī)會(huì)敞開(kāi)了多扇大門。由于目前這一代具有300MHz速度和72Mb數(shù)據(jù)存儲(chǔ)空間的QDRII/DDRII SRAM能夠滿足下一代40Gbps“56Gbps路由器/交換機(jī)的全部要求，因此，大部分網(wǎng)絡(luò)應(yīng)用都在緩慢地向采用QDR/DDR SRAM過(guò)渡。此外，由于這些路由器/交換機(jī)達(dá)到了下一個(gè)節(jié)點(diǎn)水平，所以，QDRII+/DDRII+和 QDRIII/DDRIII SRAM可實(shí)現(xiàn)更高的速度和存儲(chǔ)密度。除了速度和存儲(chǔ)密度之外，QDRII+/DDRII+還具有諸多旨在實(shí)現(xiàn)簡(jiǎn)易型PCB和系統(tǒng)設(shè)計(jì)的特點(diǎn)。