述半導(dǎo)體測(cè)試的術(shù)語(yǔ)

1. DUT

　　需要被實(shí)施測(cè)試的半導(dǎo)體器件通常叫做DUT（Device Under Test，我們常簡(jiǎn)稱“被測(cè)器件”），或者叫UUT（Unit Under Test）。

　　首先我們來(lái)看看關(guān)于器件引腳的常識(shí)，數(shù)字電路期間的引腳分為“信號(hào)”、“電源”和“地”三部分。

　　信號(hào)腳，包括輸入、輸出、三態(tài)和雙向四類，

　　輸入：在外部信號(hào)和器件內(nèi)部邏輯之間起緩沖作用的信號(hào)輸入通道；輸入管腳感應(yīng)其上的電壓并將它轉(zhuǎn)化為內(nèi)部邏輯識(shí)別的“0”和“1”電平。

　　輸出：在芯片內(nèi)部邏輯和外部環(huán)境之間起緩沖作用的信號(hào)輸出通道；輸出管腳提供正確的邏輯“0”或“1”的電壓，并提供合適的驅(qū)動(dòng)能力（電流）。

　　三態(tài)：輸出的一類，它有關(guān)閉的能力（達(dá)到高電阻值的狀態(tài)）。

　　雙向：擁有輸入、輸出功能并能達(dá)到高阻態(tài)的管腳。

　　電源腳，“電源”和“地”統(tǒng)稱為電源腳，因?yàn)樗鼈兘M成供電回路，有著與信號(hào)引腳不同的電路結(jié)構(gòu)。

　　VCC：TTL器件的供電輸入引腳。

　　VDD：CMOS器件的供電輸入引腳。

　　VSS：為VCC或VDD提供電流回路的引腳。

　　GND：地，連接到測(cè)試系統(tǒng)的參考電位節(jié)點(diǎn)或VSS，為信號(hào)引腳或其他電路節(jié)點(diǎn)提供參考0電位；對(duì)于單一供電的器件，我們稱VSS為GND。

　　Output Mask :輸出屏蔽，一種在功能測(cè)試期間讓測(cè)試通道的輸出比較功能打開或關(guān)閉的方法，可以針對(duì)單獨(dú)的pin在單獨(dú)的周期實(shí)施。

　　Output Sampling: 輸出采樣，在功能測(cè)試中，DUT的輸出信號(hào)在周期內(nèi)的某個(gè)時(shí)間點(diǎn)被評(píng)估的過程。PE卡上的比較電路會(huì)將輸出電壓和預(yù)先設(shè)定的邏輯1（VOH）和邏輯0（VOL）相比較，然后測(cè)試系統(tǒng)做出pass或fail的判斷。Output Sampling也稱為“Strobing”。

　　Test Pattern :測(cè)試向量（國(guó)內(nèi)很多資料將其譯為“測(cè)試模式”），是器件一系列所設(shè)計(jì)的邏輯功能的輸入輸出狀態(tài)的描述。輸入數(shù)據(jù)由測(cè)試系統(tǒng)提供給DUT，輸出數(shù)據(jù)則用于和DUT的輸出響應(yīng)相比較。在功能測(cè)試期間，測(cè)試向量施加到DUT并運(yùn)行，當(dāng)其中的一個(gè)期望輸出與器件的實(shí)際輸出不匹配時(shí)，一個(gè)failure就產(chǎn)生了。Test pattern也稱為“Test Vectors”或“Truth Tables（真值表）”。Test Vectors的說(shuō)法更強(qiáng)調(diào)時(shí)序性，指邏輯電平的一系列0、1序列或其他表征。

　　Signal Format: 信號(hào)格式，PE驅(qū)動(dòng)電路提供的輸入信號(hào)的波形。

2. 測(cè)試程序

　　半導(dǎo)體測(cè)試程序的目的是控制測(cè)試系統(tǒng)硬件以一定的方式保證被測(cè)器件達(dá)到或超越它的那些被具體定義在器件規(guī)格書里的設(shè)計(jì)指標(biāo)。

　　測(cè)試程序通常分為幾個(gè)部分，如DC測(cè)試、功能測(cè)試、AC測(cè)試等。DC測(cè)試驗(yàn)證電壓及電流參數(shù)；功能測(cè)試驗(yàn)證芯片內(nèi)部一系列邏輯功能操作的正確性；AC測(cè)試用以保證芯片能在特定的時(shí)間約束內(nèi)完成邏輯操作。

　　程序控制測(cè)試系統(tǒng)的硬件進(jìn)行測(cè)試，對(duì)每個(gè)測(cè)試項(xiàng)給出pass或fail的結(jié)果。Pass指器件達(dá)到或者超越了其設(shè)計(jì)規(guī)格；Fail則相反，器件沒有達(dá)到設(shè)計(jì)要求，不能用于終應(yīng)用。測(cè)試程序還會(huì)將器件按照它們?cè)跍y(cè)試中表現(xiàn)出的性能進(jìn)行相應(yīng)的分類，這個(gè)過程叫做“Binning”，也稱為“分Bin”。舉個(gè)例子，一個(gè)微處理器，如果可以在150MHz下正確執(zhí)行指令，會(huì)被歸為的一類，稱之為“Bin1”；而它的某個(gè)兄弟，只能在100MHz下做同樣的事情，性能比不上它，但是也不是一無(wú)是處應(yīng)該扔掉，還有可以應(yīng)用的領(lǐng)域，則也許會(huì)被歸為“Bin2”，賣給只要求100MHz的客戶。

　　程序還要有控制外圍測(cè)試設(shè)備比如 Handler 和 Probe 的能力；還要搜集和提供摘要性質(zhì)（或格式）的測(cè)試結(jié)果或數(shù)據(jù)，這些結(jié)果或數(shù)據(jù)提供有價(jià)值的信息給測(cè)試或生產(chǎn)工程師，用于良率（Yield）分析和控制。

　　正確的測(cè)試方法

　　經(jīng)常有人問道：“怎樣正確地創(chuàng)建測(cè)試程序？”這個(gè)問題不好回答，因?yàn)閷?duì)于什么是正確的或者說(shuō)的測(cè)試方式，一直沒有一個(gè)單一明了的界定，某種情形下正確的方式對(duì)另一種情況來(lái)說(shuō)不見得。很多因素都在影響著測(cè)試行為的構(gòu)建方式，下面我們就來(lái)看一些影響力大的因素。

3. 功能測(cè)試

　　功能測(cè)試是驗(yàn)證DUT是否能正確實(shí)現(xiàn)所設(shè)計(jì)的邏輯功能，為此，需生成測(cè)試向量或真值表以檢測(cè)DUT中的錯(cuò)誤，真值表檢測(cè)錯(cuò)誤的能力可用故障覆蓋率衡量，測(cè)試向量和測(cè)試時(shí)序組成功能測(cè)試的。

　　當(dāng)執(zhí)行功能測(cè)試時(shí)，必須考慮DUT性能的所有方面，必須仔細(xì)檢查下列項(xiàng)的準(zhǔn)確值：

　　· VDD Min/Max DUT                電源電平

　　VIL/VIH                                輸入電平

　　VOL/VOH                             輸出電平

　　IOL/IOH                                輸出電流負(fù)載

　　VREF IOL/IOH                      切換點(diǎn)

　　Test Frequency                     測(cè)試頻率/周期

　　Input Signal Timings              時(shí)鐘/建立時(shí)間/保持時(shí)間/控制信號(hào)

　　Input Signal Formats             輸入波形

　　Output Timings                     周期內(nèi)何時(shí)采樣

　　Vector Sequencing                向量文件的起始/終止點(diǎn)

　　從上表可以看出，在功能測(cè)試中需要利用測(cè)試系統(tǒng)的大部分資源，所有的功能測(cè)試都有兩個(gè)不同的部分組成，主測(cè)試程序中的測(cè)試向量文件和指令集。測(cè)試向量文件代表需測(cè)試的DUT的輸入輸出邏輯狀態(tài)，測(cè)試程序包括控制測(cè)試硬件產(chǎn)生必需的電壓、波形和時(shí)序需要的信息。

　　4. 測(cè)試環(huán)節(jié)的成本

　　這也許是決定什么需要被測(cè)試以及以何種方式滿足這些測(cè)試的的重要的因素，測(cè)試成本在器件總的制造成本中占了很大的比重，因此許多與測(cè)試有關(guān)的決定也許僅僅取決于器件的售價(jià)與測(cè)試成本。例如，某個(gè)器件可應(yīng)用于游戲機(jī)，它賣15元；而同樣的器件用于人造衛(wèi)星，則會(huì)賣3500元。每種應(yīng)用有其獨(dú)特的技術(shù)規(guī)范，要求兩種不同標(biāo)準(zhǔn)的測(cè)試程序。3500元的器件能支持昂貴的測(cè)試費(fèi)用，而15元的器件只能支付的測(cè)試成本。

　　5. 測(cè)試開發(fā)的理念

　　測(cè)試?yán)砟钪灰粋€(gè)公司內(nèi)部測(cè)試人員之間關(guān)于什么是的測(cè)試方法的共同的觀念，這卻決于他們特殊的要求、芯片產(chǎn)品的售價(jià)，并受他們以往經(jīng)驗(yàn)的影響。在測(cè)試程序開發(fā)項(xiàng)目啟動(dòng)之前，測(cè)試工程師必須全面地上面提到的每一個(gè)環(huán)節(jié)以決定的解決方案。開發(fā)測(cè)試程序不是一件簡(jiǎn)單的正確或者錯(cuò)誤的事情，它是一個(gè)在給定的狀況下尋找解決方案的過程。

　　6. 測(cè)試系統(tǒng)

　　測(cè)試系統(tǒng)稱為ATE，由電子電路和機(jī)械硬件組成，是由同一個(gè)主控制器指揮下的電源、計(jì)量?jī)x器、信號(hào)發(fā)生器、模式（pattern）生成器和其他硬件項(xiàng)目的集合體，用于模仿被測(cè)器件將會(huì)在應(yīng)用中體驗(yàn)到的操作條件，以發(fā)現(xiàn)不合格的產(chǎn)品。

　　測(cè)試系統(tǒng)硬件由運(yùn)行一組指令（測(cè)試程序）的計(jì)算機(jī)控制，在測(cè)試時(shí)提供合適的電壓、電流、時(shí)序和功能狀態(tài)給DUT并監(jiān)測(cè)DUT的響應(yīng)，對(duì)比每次測(cè)試的結(jié)果和預(yù)先設(shè)定的界限，做出pass或fail的判斷。