IBIS 是一種簡單直觀的文件格式，很適合用于類似于Spice（但不是Spice,因?yàn)镮BIS 文件格式不能直接被Spice 工具讀?。┑碾娐贩抡婀ぞ?。它提供驅(qū)動器和接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識產(chǎn)權(quán)細(xì)節(jié)。換句話說，銷售商可以用IBIS 模型來說明它們的門級設(shè)計工作，而不會給其競爭對手透露過多的產(chǎn)品信息。并且，因?yàn)镮BIS 是一個簡單的模型，當(dāng)做簡單的帶負(fù)載仿真時，比相應(yīng)的全Spice 三極管級模型仿真要節(jié)省10~15 倍的計算量。   IBIS 提供兩條完整的V-I 曲線分別代表驅(qū)動器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。V-I 曲線的作用在于為IBIS 提供保護(hù)二極管、TTL 圖騰柱驅(qū)動源和射極跟隨輸出等非線性效應(yīng)的建模能力。

　　IBIS 本身只是一種文件格式，它說明在一標(biāo)準(zhǔn)的IBIS 文件中如何記錄一個芯片的驅(qū)動器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用IBIS 模型的仿真工具來讀取。欲使用IBIS 進(jìn)行實(shí)際的仿真，需要先完成以下四件工作：（1）獲取有關(guān)芯片驅(qū)動器和接收器的原始信息源；2）獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS 格式的方法；（3）提供用于仿真的可被計算機(jī)識別的布局布線信息；（4）提供一種能夠讀取IBIS 和布局布線格式并能夠進(jìn)行分析計算的軟件工具。

　　對于那些現(xiàn)在高達(dá) 20 Gbits/秒時鐘頻率的高速設(shè)計來說，我能夠理解對于這類系統(tǒng)仿真工具的需求。IBIS 使得 SPICE 仿真選項顯得不那么重要，因?yàn)榉抡鏁r間大大縮短，并且擁有同樣的準(zhǔn)確度。我所說的 IBIS 仿真時間更短，是相對于一個大型 PCB 系統(tǒng)需要數(shù)天或數(shù)周時間來完成晶體管級 SPICE 仿真而言的，其執(zhí)行 IBIS 仿真只需數(shù)分鐘或幾小時的時間。通過 IBIS 仿真，您可以生成許多傳輸線響應(yīng)和眼圖。

　　IBIS 格式已經(jīng)表明了其在高速應(yīng)用行業(yè)中的價值。然而，它讓我真正感到吃驚的地方是廣大客戶現(xiàn)在正要求提供對更低頻率器件（例如：低于 40 MHz 的時鐘器件）的 IBIS 支持。初，我以為組件工程師們一直試圖標(biāo)準(zhǔn)化其校驗(yàn)表?，F(xiàn)在，我并不那么確定了。即使在更低頻率下，我們也面臨許多信號完整性問題，這是因?yàn)閿?shù)字信號邊緣速率。這些快速邊緣速率負(fù)責(zé)振鈴的時鐘信號，從而引起一條命令甚至 ADC 突發(fā) 2 增益的錯譯。IC 廠商擁有非常成熟的 SPICE 仿真宏模型，可用于精密器件，但是他們正緊跟我們的 IBIS 數(shù)字 I/O 模型庫。圖 1 描述了一個 IBIS 模型仿真非常有效的例子。

　　圖 1 ADC 處理器時鐘信號 (CH3) 和處理器上 ADC 的數(shù)據(jù)信號 (CH12)。

　　可在線獲取該系統(tǒng)的結(jié)構(gòu)圖。

　　圖 1 中，設(shè)計人員并未注意線路阻抗。該圖顯示了系統(tǒng)中 ADC 的測得結(jié)果。ADC 和處理器均位于其各自的板上，設(shè)計人員只是簡單地通過一條 1 米長的 CAT-5 雙絞線將兩塊板連接到一起。在圖 1 中，處理器的時鐘信號頻率 （CH3） 為 2.25 MHz.該 ADC 使用這一信號來將數(shù)據(jù)傳輸同步回處理器 （CH2）。

　　初，設(shè)計人員認(rèn)為這兩個器件之間的慢時鐘速度不會引起端接問題。然而，時鐘和數(shù)據(jù)信號端接方法會形成許多超出規(guī)定高電平和低電平閾值（過沖和下沖）的信號，存在錯誤邊緣（振鈴）的信號并降低操作余量（弱化眼圖）的信號。

　　IBIS 仿真來幫忙！在您將電路實(shí)現(xiàn)為硬件以前可節(jié)省時間并降低成本。在進(jìn)行原型設(shè)計以前，您對某種設(shè)計進(jìn)行仿真時，廠商提供的 IBIS 模型以及您電路板的模型都是您工具箱中有用的東西。信號完整性問題對您的高速系統(tǒng)和低速系統(tǒng)都會產(chǎn)生影響。利用早期階段的仿真電路分析，您可以給您的系統(tǒng)施加許多不同的條件，以防止并檢測常見信號完整性問題。