引 言

    隨著EDA技術(shù)的飛速發(fā)展，CPLD/FPGA得到了越來越廣泛的應用。IP核（ip core）是指用于產(chǎn)品應用專用集成電路（ASIC）或者可編輯邏輯器件（FPGA）的邏輯塊或數(shù)據(jù)塊。將一些在數(shù)字電路中常用但比較復雜的功能塊，如FIR濾波器，SDRAM控制器，PCI接口等等設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。IP就是知識產(chǎn)權(quán)核或者知識產(chǎn)權(quán)模塊的意思。在EDA技術(shù)和開發(fā)領(lǐng)域具有十分重要的作用，在半導體產(chǎn)業(yè)中IP定義為用于ASIC或FPGA／CPLD中預先設(shè)計好的電路功能模塊。IP可以分為軟IP，固IP和硬IP三種。下面分別對這三種進行簡單的介紹。

    軟IP內(nèi)核通常是用某種HDL文本提交用戶，它已經(jīng)過行為級設(shè)計優(yōu)化和功能驗證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級網(wǎng)表，并可以進行后續(xù)結(jié)構(gòu)設(shè)計，具有的靈活性，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結(jié)合成一體，根據(jù)各種不同的半導體工藝，設(shè)計成具有不同性能的器件?？梢陨唐坊能汭P內(nèi)核一般電路結(jié)構(gòu)總門數(shù)都在5000門以上。但是，如果后續(xù)設(shè)計不當，有可能導致整個結(jié)果失敗。軟IP內(nèi)核又稱作虛擬器件。

    硬IP內(nèi)核是基于某種半導體工藝的物理設(shè)計，已有固定的拓撲布局和具體工藝，并已經(jīng)過工藝驗證，具有可保證的性能。其提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來就用的全套技術(shù)。

    固IP內(nèi)核的設(shè)計深度則是介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所有的設(shè)計外，還完成了門電路級綜合和時序仿真等設(shè)計環(huán)節(jié)。一般以門電路級網(wǎng)表形式提交用戶使用。

    隨著電子系統(tǒng)的越來越復雜，PLD設(shè)計的越來越龐大，這就增加了市場對IP核的需求，各大FPGA／CPLD廠商陸續(xù)推出了許多IP核。例如：FIR(有限沖擊響應)數(shù)字濾波器core；FFT(快速傅里葉變換)core，NCO(數(shù)控振蕩器)core等，在設(shè)計中如果使用了這些知識產(chǎn)權(quán)核可以大大簡化 FPGA／CPLD的設(shè)計，加速設(shè)計速度，縮短研發(fā)周期，并且較之于開發(fā)者自己的設(shè)計程序，這些IP有更好的運算、速度、SFDR參數(shù)、SNR參數(shù)等，達到良好的效果!

    由于電磁波在傳輸過程中，經(jīng)過色散介質(zhì)，如不均勻的波導經(jīng)過高空電離層時會發(fā)生色散現(xiàn)象。Chirp函數(shù)在射電天文信號的消色散處理中發(fā)揮著重要的作用，研究在FPGA中實現(xiàn)Chirp函數(shù)是基于FPGA的射電宇宙信號處理的重要組成部分。如圖1所示。
       

    該設(shè)計就是通過實時的改變NCO IP core的輸入頻率控制字的辦法，數(shù)控頻率輸出的辦法實現(xiàn)Chirp函數(shù)。

    1 系統(tǒng)總體設(shè)計

    Chirp函數(shù)根據(jù)輸出頻率的遞變規(guī)律一般分為兩種：線性Chirp函數(shù)和非線性Chirp函數(shù)，以下是兩種Chirp函數(shù)在頻域上的表現(xiàn)如圖2，圖3所示。
          

    從圖2，圖3可以看出Chirp函數(shù)的頻率輸出與時間的f-t關(guān)系可以總結(jié)為：

對于線性Chirp函數(shù)：在連續(xù)域時間域內(nèi)有關(guān)系式：
               
式中：k為常數(shù)；f0為初始輸出頻率；t為連續(xù)時間。在離散時間域有關(guān)系式：
               
式中：k為常數(shù)；f0為初始輸出頻率；n為采樣點。對于非線性Chirp函數(shù)：在連續(xù)域時間域內(nèi)有關(guān)系式：
                
式中：f(t)為非線性函數(shù)；f0為初始輸出頻率；t為連續(xù)時間。在離散時間域有關(guān)系式：
                
    式中：f(n)為非線性函數(shù)f0為初始輸出頻率；n為采樣點。由上式可以看出Chirp函數(shù)在每一個時刻點具有不同的頻率輸出，而根據(jù)具體的頻率變化的需要在每一個時刻點實時的改變其頻率控制字是實現(xiàn)Chirp函數(shù)的關(guān)鍵。其算法框圖如圖4所示。
                 

    2 NCO IP Core

    數(shù)字壓控振蕩器（指輸出頻率與輸入控制電壓有對應關(guān)系的振蕩電路(VCO)，頻率是輸入信號電壓的函數(shù)的振蕩器VCO，振蕩器的工作狀態(tài)或振蕩回路的元件參數(shù)受輸入控制電壓的控制，就可構(gòu)成一個壓控振蕩器。）知識產(chǎn)權(quán)核(Numerically Con-trolled Oscillators Intellectual Property Core，NCO IPCore)，通過多種算法--比如相位累加或者CORDIC算法，實現(xiàn)了一個離散幅度和時間的正弦波信號輸出。輸入控制字和輸出頻率之間滿足以下方程：

s(nT)=Asin[2π(f0+fFM)nT+ψPM+ψDITH)] (5)

    式中：T為該模塊的工作時鐘；f0是由輸入頻率控制字ψINC決定的初始頻率；fFM是由調(diào)制頻率控制字ψFM決定的調(diào)制頻率；ψPM為該輸出正弦波的調(diào)制相位，ψPM=P／2Pwidth，由輸入控制字P的比特位數(shù)(Pwidth)決定了它的；ψDITH為模塊內(nèi)部自身的不穩(wěn)定而引起的相位雜散(噪聲)；幅值量A=2N-1，其中N為幅值取值在4～32之間。該設(shè)計中僅采用通過改變頻率控制字ψINC，以實現(xiàn)改變頻率輸出的目的，為此式(5)可以簡化為：
             
式中，f0由給定的頻率控制字ψINC決定，滿足如下方程：
                   
式中：M為累加器；fclk為該模塊的輸入時鐘頻率，單位為Hz。例如：在fclk=100 MHz的情況下，如果需要f0=10 MHz的輸出，ψINC的計算如下：
               

    通過Altera公司的FPGA編程軟件QuartusⅡ提供的MegaWizard Plug-In Manager功能，在NCO IPCore參數(shù)配置中自動對ψINC的計算，很容易得出在輸入頻率的條件下累加器為32 b的情況下所需輸出頻率的ψINC，如圖6所示。

    值得注意的是：在MegaWizard Plug-In Manage中，ψINC的只保留到了百位。 function ImgZoom(Id)//重新設(shè)置圖片大小 防止撐破表格 { var w = $(Id).width; var m = 650; if(w
    3 頻率控制字寄存器及驅(qū)動單元的設(shè)計

    頻率控制字寄存器為一個保存有N個輸出頻率所需的相位累加控制字的片上ROM單元，其作用在驅(qū)動單元輸入地址控制字的作用下實時向NCOIP Core調(diào)入所需要的ψINC，在該設(shè)計中Chirp函數(shù)的頻率變化規(guī)律是從1 MHz步進1 MHz輸出到16 MHz。在該設(shè)計中選擇的累加器為32 b，為此選擇的邏輯單元的規(guī)律為如表1所示。
                  

    為此，建立一個深度為16，每個存儲單元字長32b位的ROM，將表1內(nèi)所有ψINC數(shù)據(jù)保存至NCO_1_16．mif文件中，在ROM建立時調(diào)用該mif文件。如圖7所示。
                   

    在設(shè)計中，通過不同時間點向頻率控制字寄存器寫入不同的地址信號驅(qū)動，使存儲器輸出不同的頻率控制字驅(qū)動NCO IP Core，產(chǎn)生不同的頻率信號輸出。該設(shè)計中采用兩個計數(shù)器級聯(lián)作為驅(qū)動單元，首先級計數(shù)器將鐘頻率降至需要的Chirp函數(shù)輸出某頻點的穩(wěn)定時間范圍，將級計數(shù)器的進位端作為第二級計數(shù)器的時鐘輸入端；第二級計數(shù)器的作用是，產(chǎn)生地址信號以驅(qū)動頻率控制字存儲器輸出相應的控制字，當前級進位信號有效時該計數(shù)器輸出加“1”。以達到改變頻率輸出的目的，其連接電路圖如圖9所示。
            

    4 仿真與驗證

    將該設(shè)計通過將程序到Altera公司生產(chǎn)的DSP開發(fā)板(型號DK-DSP-2C70N)中進行仿真，其FPGA(型號為EP2C70F672C6)的資源使用情況如圖10所示。
                    

    并通過該開發(fā)板上D／A轉(zhuǎn)換器輸出模擬波形(只截取了4個時刻的圖樣)如圖11所示。
            

    通過圖11可以看出該設(shè)計能很好地完成掃頻輸出的功能，并且雜波分量很小，干擾很小。

    5 結(jié) 語

    該設(shè)計通過采用技術(shù)成熟的NCO IP Core完成，其優(yōu)勢主要體現(xiàn)在：

    (1)利用了成熟的FPGA知識產(chǎn)權(quán)技術(shù)，使得設(shè)計更加簡便并易于移植，可以縮短開發(fā)周期，加快產(chǎn)品的上市時間；
    (2)利用NCO IP core的高穩(wěn)定性，使得Chirp函數(shù)的各項噪聲較之于其他設(shè)計更小，有利于對射電天文這樣微弱信號的處理，可以相應的減少了處理帶來的各種噪聲。