ADSP-TS101是AD公司新一代TIgerSHARC結(jié)構(gòu)的數(shù)字信號(hào)處理器，具有多指令流多數(shù)據(jù)流（MIMD）結(jié)構(gòu)；有兩個(gè)計(jì)算單元，每個(gè)單元包括算術(shù)邏輯單元（ALU）、移位寄存器（shift）、乘法器（mult）、寄存器組（register files）。Adsp-TS101性能比ADSP21160有顯著提高，且與之兼容，使得以ADSP21160開發(fā)的產(chǎn)品升級(jí)快速、簡捷。Adsp-TS101是64位處理器，工作在250 MHz時(shí)鐘下，可進(jìn)行32位定點(diǎn)和32位或40位浮點(diǎn)運(yùn)算，提供1500 MFLOPS（Millions of floating-pointoperations per second，每秒執(zhí)行百萬次浮點(diǎn)操作）的運(yùn)算能力；內(nèi)部具有6 M位雙口 SRAM，同時(shí)集成了I/O處理器，加上內(nèi)部總線，消除了I/O瓶頸。

在雷達(dá)信號(hào)處理系統(tǒng)中，被處理的回波信號(hào)可能來自運(yùn)動(dòng)目標(biāo)，如飛機(jī)、艦艇、車輛等，也可能是固定背景或緩慢運(yùn)動(dòng)背景，如海浪和金屬絲干擾所產(chǎn)生的雜波。在實(shí)際應(yīng)用中，從固定雜波背景中提取出運(yùn)動(dòng)目標(biāo)回波是很重要的問題。由于固定雜波和運(yùn)動(dòng)目標(biāo)回波的多譜勒頻移不相同，利用多譜勒濾波器濾去固定雜波而取出運(yùn)動(dòng)目標(biāo)的回波，就可以大大改善在雜波背景下檢測運(yùn)動(dòng)目標(biāo)的能力。由于多種高性能數(shù)字信號(hào)處理器的出現(xiàn)，使得可以采用軟件通過快速傅里葉變換（FFT）算法來實(shí)現(xiàn)窄帶多譜勒濾波器組。本文討論的是由高速DSP芯片ADSP TS101構(gòu)成的數(shù)字式雷達(dá)信號(hào)處理器。ADSP TS101數(shù)字信號(hào)處理器作為雷達(dá)信號(hào)處理器的，主要完成以下功能：一是采用快速傅里葉變換（FFT）算法來實(shí)現(xiàn)窄帶多譜勒濾波器組；二是對(duì)被檢測信號(hào)進(jìn)行恒虛警處理。本系統(tǒng)在設(shè)計(jì)時(shí)比較好地發(fā)揮了高速DSP芯片ADSP TS101的良好性能；合理地解決了高速數(shù)據(jù)率的問題；充分地利用了芯片內(nèi)部資源；降低了系統(tǒng)設(shè)備的復(fù)雜性，又保證了系統(tǒng)性能。

　　1 Adsp-TS101的主要性能

Adsp-TS101的主要性能如下：

采用TigerSHARC結(jié)構(gòu)，具有3條獨(dú)立總線用于取指令、取數(shù)據(jù)、不間斷I/O;

指令周期4 ns，工作時(shí)鐘250 MHz;

單指令流多數(shù)據(jù)流（SIMD）提供兩個(gè)運(yùn)算單元，每個(gè)有一個(gè)算術(shù)邏輯單元、乘法器、移位器、寄存器組，可同時(shí)在兩個(gè)運(yùn)算單元上進(jìn)行同一指令下對(duì)不同數(shù)據(jù)的32位操作；

提供1 500 MFLOPS運(yùn)算能力；

片內(nèi)6 M位雙口SRAM，允許CPU、Host和DMA的獨(dú)立存??；

有14個(gè)DMA通道，可進(jìn)行內(nèi)存和外存、外設(shè)、主處理器、串（serial）口、鏈路（1ink）口之間的數(shù)據(jù)傳輸；

有2個(gè)數(shù)據(jù)地址發(fā)生器（IALU），允許取模和按位取反操作；

片內(nèi)集成I/0處理器、6 M位雙口 SRAM，具有串行、連接、外部總線和JTAG測試口，支持多處理器結(jié)構(gòu)；

并行總線和多運(yùn)算單元，使單周期可執(zhí)行1次算術(shù)邏輯運(yùn)算、1次乘法、1次雙口SRAM的讀或?qū)?，以?次取指操作，CPU與內(nèi)存之間可進(jìn)行每周期4個(gè)32位浮點(diǎn)字的傳輸；

簇式多處理器可支持8個(gè)TigerSHARC Adsp-TS101。

Adsp-TS101性能測試如表1、2所列。

　　2 Adsp-TS101的系統(tǒng)結(jié)構(gòu)框圖和功能簡介

ADSP一TSl01的系統(tǒng)結(jié)構(gòu)框。Adsp-TS101包括PEX、PEY兩個(gè)運(yùn)算單元，每一個(gè)浮點(diǎn)運(yùn)算有一個(gè)算術(shù)邏輯單元、乘法器、移位器、32字寄存器組。另外，算術(shù)邏輯單元、乘法器、移位器為并行排列，可進(jìn)行單周期多功能操作，如在同一機(jī)器周期中算術(shù)邏輯單元和乘法器可同時(shí)進(jìn)行操作。

當(dāng)數(shù)據(jù)在存儲(chǔ)器和寄存器之間傳遞時(shí)，IALU提供存儲(chǔ)器的地址。每個(gè)IALU有一個(gè)算術(shù)邏輯單元、32字寄存器組。

程序控制器包括指令隊(duì)列緩沖器（IAB）和分支目標(biāo)緩沖器（BTB）。Adsp-TS101既有4個(gè)外部中斷IRQ3～O，也有內(nèi)部中斷。

3條128位總線提供高的寬帶連接。每個(gè)總線允許每個(gè)周期4條指令或4隊(duì)列數(shù)據(jù)進(jìn)行傳輸。外部口和其他鏈路口的片上單元也用這些總線訪問存儲(chǔ)器。

片內(nèi)6 M位SRAM，分為3個(gè)（M0、M1、M2）128位寬的2 M位的塊，可組合構(gòu)成數(shù)據(jù)、程序存儲(chǔ)器，每個(gè)SRAM與兩個(gè)總線相連，允許單周期內(nèi)完成和CPU之間4個(gè)數(shù)的傳輸。

外部口支持與片外存儲(chǔ)器、主機(jī)（host）及8片Adsp-TS101的多處理器接口。外部口支持同步、異步及突發(fā)式存取。

DMA控制器支持獨(dú)立于處理器的后臺(tái)零等待數(shù)據(jù)傳輸。DMA（Direct Memory Access，直接內(nèi)存存?。?是所有現(xiàn)代電腦的重要特色，他允許不同速度的硬件裝置來溝通，而不需要依于 CPU 的大量 中斷 負(fù)載。否則，CPU 需要從 來源 把每一片段的資料復(fù)制到 暫存器，然后把他們再次寫回到新的地方。在這個(gè)時(shí)間中，CPU 對(duì)于其他的工作來說就無法使用。 DMA 傳輸將數(shù)據(jù)從一個(gè)地址空間復(fù)制到另外一個(gè)地址空間。當(dāng) CPU 初始化這個(gè)傳輸動(dòng)作，傳輸動(dòng)作本身是由 DMA 控制器 來實(shí)行和完成。典型的例子就是移動(dòng)一個(gè)外部內(nèi)存的區(qū)塊到芯片內(nèi)部更快的內(nèi)存區(qū)。像是這樣的操作并沒有讓處理器工作拖延，反而可以被重新排程去處理其他的工作。DMA 傳輸對(duì)于高效能 嵌入式系統(tǒng) 算法和網(wǎng)絡(luò)是很重要的。

串口支持250 Mb/s的收發(fā)獨(dú)立的同步傳輸。

具有IEEE JTAG標(biāo)準(zhǔn)1149.1測試口和片內(nèi)仿真。

27 mm×27 mm或19 mm×19 mm PBGA封裝。

內(nèi)部ADD1.2 V，外部ADD3.3 V。

　　3 Adsp-TS101的典型應(yīng)用

根據(jù)ADSP-TS101的系統(tǒng)結(jié)構(gòu)特點(diǎn)，給出Adsp-TS101在雷達(dá)信號(hào)處理方面的典型應(yīng)用。信號(hào)處理機(jī)主要由以下幾部分組成。

① 運(yùn)放及A/D。DPMCW接收機(jī)視頻輸出信號(hào)幅度為O～+4 V，經(jīng)運(yùn)放接收后，輸出到A/D的模擬輸入端。運(yùn)放及A/D分為I、Q兩路輸入，以32位定點(diǎn)數(shù)同時(shí)采集到DSP1，在DSP1內(nèi)分為I、Q兩部分進(jìn)行處理。

② CPLD。CPLD內(nèi)部主要完成對(duì)數(shù)據(jù)的鎖存，產(chǎn)生A/D采樣時(shí)鐘、各個(gè)DSP的中斷請(qǐng)求信號(hào)和數(shù)據(jù)發(fā)送的同步信號(hào)。

③ DSP1。DSP1主要完成：A/D數(shù)據(jù)輸入變換，并輸出到DSP2;系統(tǒng)自舉。系統(tǒng)采用EPROM自舉方式，4個(gè)DSP的加載任務(wù)由DSP1完成。初始化時(shí)，DSP1通過鏈路口1發(fā)出一個(gè)控制字，將工作參數(shù)傳給DSP2、DSP3、DSP4。

④ DSP2。DSP2完成2048點(diǎn)FFT運(yùn)算。輸入數(shù)據(jù)用鏈路口0和鏈路口2，輸出數(shù)據(jù)用鏈路口1和鏈路口3。鏈路口4用于系統(tǒng)自舉。

⑤ DSP3。DSP3完成門限判斷與固定目標(biāo)對(duì)消和動(dòng)目標(biāo)運(yùn)動(dòng)速度的校正。

⑥ DSP4和DPRAM。DSP4完成數(shù)據(jù)積累，然后對(duì)數(shù)據(jù)進(jìn)行整理并輸出。

　　4 電源供電及功耗估計(jì)

（1） 電源供電

Adsp-TS101有三個(gè)電源，其中數(shù)字3.3 V為l/0供電；數(shù)字1.2 V為DSP內(nèi)核供電；模擬1.2 V為內(nèi)部鎖相環(huán)和倍頻電路供電。Adsp-TS101要求數(shù)字3.3 V和數(shù)字1.2 V同時(shí)上電。如果無法嚴(yán)格同步，則應(yīng)保證核電源1.2 V先上電，l/0電源3.3 v后上電。本系統(tǒng)在數(shù)字3.3 V輸入端并聯(lián)了一個(gè)大電容，而在數(shù)字1.2 v輸入端并聯(lián)了一個(gè)小電容。

（2）外部口功耗估計(jì)

外部口的功耗主要是輸出引腳（例如數(shù)據(jù)線的某個(gè)位由高到低，或由低到高）轉(zhuǎn)換的功率消耗，而且該功耗與系統(tǒng)無關(guān)。由于這種轉(zhuǎn)換的外部平均電流為0.137 A，因此，功耗為PDD=VD×lDD=3.3 V×0.137 A="0".45 W

（3）內(nèi)核功耗估計(jì)

內(nèi)核電流為1.277 A。該電流是DSP進(jìn)行單指令流多數(shù)據(jù)流（SIMD）方式下，4個(gè)16位定點(diǎn)字乘加與2個(gè)四字讀取并行操作以及進(jìn)行由外部口到內(nèi)部存儲(chǔ)器DMA操作所需的電流。實(shí)際上，DSP內(nèi)核電流大小還和內(nèi)核工作頻率有關(guān)，其內(nèi)核電流與頻率的關(guān)系曲線。因此，供給DSP內(nèi)核電流可根據(jù)不同的并行處理任務(wù)和內(nèi)核工作頻率來確定。若并行處理較少，工作頻率低，所需電流就小。

　　結(jié) 語

本文介紹了Adsp-TS101芯片及其在雷達(dá)信號(hào)處理方面的應(yīng)用。該應(yīng)用系統(tǒng)充分利用了Adsp-TS101高速的運(yùn)算能力、數(shù)據(jù)吞吐量大以及易于多片連接，可對(duì)數(shù)據(jù)進(jìn)行串行處理的特點(diǎn)。文中還討論了DSP應(yīng)用過程中的電源設(shè)計(jì)和功耗問題，因而具有一定的工程指導(dǎo)意義。目前該系統(tǒng)已成功用于某雷達(dá)系統(tǒng)。