0 引言

　　集成電路的生產(chǎn)成本以測(cè)試開(kāi)發(fā)、測(cè)試時(shí)間以及測(cè)試設(shè)備為主。模擬電路一般只占芯片面積的10%左右，測(cè)試成本卻占總測(cè)試成本的主要部分。數(shù)字電路有很多成熟的可測(cè)性設(shè)計(jì)技術(shù)（design fortest,DFT），模擬電路測(cè)試還未發(fā)展到如此成熟，缺乏完善的模型進(jìn)行自動(dòng)化測(cè)試。隨著集成電路的發(fā)展，混合信號(hào)芯片功能越來(lái)越復(fù)雜，但芯片I/O口數(shù)量跟不上芯片發(fā)展的規(guī)模，導(dǎo)致很多電路節(jié)點(diǎn)變得不可控制或（與）不可觀察，加大了測(cè)試工作的難度。

　　典型模擬電路有放大器、濾波器等各種線性和非線性電路，通常包含若干串聯(lián)結(jié)構(gòu)的模塊。本文從系統(tǒng)結(jié)構(gòu)出發(fā)，針對(duì)串聯(lián)結(jié)構(gòu)電路提出一種可測(cè)性設(shè)計(jì)方案，增加較少的I/O口，使外部測(cè)試設(shè)備可以控制觀察內(nèi)部的各個(gè)模塊，這些增加的。I/O數(shù)目不隨內(nèi)部模塊數(shù)目而變化，同時(shí)該結(jié)構(gòu)還可以兼容邊界掃描技術(shù)。

　　1 系統(tǒng)級(jí)的可測(cè)性設(shè)計(jì)

　　1.1 控制觀察模塊

　　控制觀察模塊的等效模型如圖1（a）所示。由開(kāi)關(guān)1、開(kāi)關(guān)2、開(kāi)關(guān)3上的高低電平組成模塊工作的指令碼。如圖1（b）分別有透明模式，測(cè)試觀察模式和測(cè)試輸入模式?？刂七@三種模式的指令碼分別為010,100,001.可使系統(tǒng)電路和嵌入式模塊間建立各種通路連接方式。

　　1.2 基本原理

　　如圖2所示，In是原始輸入端，Out是原始輸出端，在M1（模擬電路模塊1）、M2（模擬電路模塊2）和M3（模擬電路模塊3）之間插入COM,AB1和AB2是測(cè)試端口，其中AB1為COM觀察輸出端，AB2為COM控制輸入端，IR（指令寄存器）與COM模式端連接，所有IR串聯(lián)連接，在clk作用下串行輸入指令碼，rst為置零端。

　　當(dāng)COM1和COM2為透明模式時(shí)，輸入In的信號(hào)經(jīng)M1,M2和M3到輸出Out,測(cè)試整個(gè)通路，指令碼為O10010:

　　當(dāng)COM1為測(cè)試觀察模式，COM2為測(cè)試控制模式時(shí)，由通路In→M1→COM1→AB1可以單獨(dú)測(cè)試M1,由通路AB2→COM2→M3→Out可以單獨(dú)測(cè)試M3,指令碼為100001;

　　當(dāng)COM1為測(cè)試控制模式，COM2為測(cè)試觀察模式時(shí)，由通路AB2→COM1→M2→COM2→AB1可以單獨(dú)測(cè)試M2,指令碼為001100;

　　當(dāng)COM1為透明模式，COM2為測(cè)試觀察模式時(shí)，由通路In→M1→COM1→M2→COM2→AB1可以單獨(dú)測(cè)試M1與M2組成的串聯(lián)結(jié)構(gòu)，指令碼為0101 00;

　　當(dāng)COM1為測(cè)試控制模式，COM2為透明模式時(shí)，由通路AB2→COM1→M2→COM2→M3→Out可以單獨(dú)測(cè)試M2與M3組成的串聯(lián)結(jié)構(gòu)，指令碼為001 010.

　　對(duì)于n個(gè)模擬電路模塊，通過(guò)合適的指令碼也可以隔離若干內(nèi)部模塊進(jìn)行單獨(dú)測(cè)試。

　　2 DFT結(jié)構(gòu)的具體實(shí)現(xiàn)與仿真

　　2.1 COM模塊和指令寄存器的實(shí)現(xiàn)

　　COM模塊內(nèi)部的模擬開(kāi)關(guān)選擇雙向傳輸性好的時(shí)鐘控制CMOS互補(bǔ)門(mén)實(shí)現(xiàn)。為了有效傳輸信號(hào)，傳輸門(mén)導(dǎo)通電阻不能隨輸入信號(hào)的變化而有太大的波動(dòng)。它的導(dǎo)通電阻計(jì)算如下：

　　傳輸門(mén)導(dǎo)通電阻基本不受輸入信號(hào)的影響。經(jīng)仿真，該互補(bǔ)開(kāi)關(guān)的-3 dB帶寬達(dá)到121.8 MHz,可以滿足大多數(shù)模擬電路的帶寬要求。

　　指令寄存器模塊用來(lái)實(shí)現(xiàn)指令移位傳輸以及存儲(chǔ)的功能，它由D觸發(fā)器組成的移位寄存單元實(shí)現(xiàn)，并且加入了異步置零端。

　　2.2 整體結(jié)構(gòu)的實(shí)現(xiàn)與驗(yàn)證仿真

　　在模擬電路設(shè)計(jì)中多級(jí)運(yùn)算放大器的使用很常見(jiàn)，作為驗(yàn)證，模擬電路模塊M1~M3選擇運(yùn)算放大器緩沖模塊，對(duì)電路進(jìn)行DFT設(shè)計(jì)。

　　指令寄存器置零時(shí)所有開(kāi)關(guān)斷開(kāi)，輸入信號(hào)為偏置2 V,振幅1 V的1 MHz正弦波，各輸出端被截止。圖3是在各種指令碼下，電路信號(hào)傳輸?shù)姆抡娣治?，輸入信?hào)均能通過(guò)特定通路有效傳輸?shù)街付ㄝ敵龆丝凇?/P>

　　3 與邊界掃描技術(shù)的兼容性

　　邊界掃描測(cè)試發(fā)展于上個(gè)世紀(jì)90年代，隨著大規(guī)模集成電路的出現(xiàn)，印制電路板制造工藝向小，微，薄發(fā)展，傳統(tǒng)的ICT 測(cè)試已經(jīng)沒(méi)有辦法滿足這類(lèi)產(chǎn)品的測(cè)試要求。由于芯片的引腳多，元器件體積小，板的密度特別大，根本沒(méi)有辦法進(jìn)行下探針測(cè)試。一種新的測(cè)試技術(shù)產(chǎn)生了，聯(lián)合測(cè)試行為組織（Joint Test Action Group）簡(jiǎn)稱(chēng)JTAG 定義這種新的測(cè)試方法即邊界掃描測(cè)試。

　　IEEE 1149.1 標(biāo)準(zhǔn)規(guī)定了一個(gè)四線串行接口（第五條線是可選的），該接口稱(chēng)作測(cè)試訪問(wèn)端口（TAP），用于訪問(wèn)復(fù)雜的集成電路（IC），例如微處理器、DSP、ASIC和CPLD.除了TAP之外，混合IC也包含移位寄存器和狀態(tài)機(jī)，以執(zhí)行邊界掃描功能。在TDI（測(cè)試數(shù)據(jù)輸入）引線上輸入到芯片中的數(shù)據(jù)存儲(chǔ)在指令寄存器中或一個(gè)數(shù)據(jù)寄存器中。串行數(shù)據(jù)從TDO（測(cè)試數(shù)據(jù)輸出）引線上離開(kāi)芯片。邊界掃描邏輯由TCK（測(cè)試時(shí)鐘）上的信號(hào)計(jì)時(shí)，而且TMS（測(cè)試模式選擇）信號(hào)驅(qū)動(dòng)TAP控制器的狀態(tài)。TRST（測(cè)試重置）是可選項(xiàng)。在PCB上可串行互連多個(gè)可兼容掃描功能的IC,形成一個(gè)或多個(gè)掃描鏈，每一個(gè)鏈都由其自己的TAP.每一個(gè)掃描鏈提供電氣訪問(wèn)，從串行TAP接口到作為鏈的一部分的每一個(gè)IC上的每一個(gè)引線。在正常的操作過(guò)程中，IC執(zhí)行其預(yù)定功能，就好像邊界掃描電路不存在。但是，當(dāng)為了進(jìn)行測(cè)試或在系統(tǒng)編程而激活設(shè)備的掃描邏輯時(shí)，數(shù)據(jù)可以傳送到IC中，并且使用串行接口從IC中讀取出來(lái)。這樣數(shù)據(jù)可以用來(lái)激活設(shè)備，將信號(hào)從設(shè)備引線發(fā)送到PCB上，讀出PCB的輸入引線并讀出設(shè)備輸出。

　　4 結(jié)語(yǔ)

　　本文針對(duì)串聯(lián)結(jié)構(gòu)的模擬集成電路提出一種可測(cè)性設(shè)計(jì)結(jié)構(gòu)，提高了電路的可控制性及可觀察性，實(shí)現(xiàn)對(duì)電路整體以及內(nèi)部單一或幾個(gè)相鄰模塊的測(cè)試。仿真分析證明，該結(jié)構(gòu)簡(jiǎn)單有效，只需額外引出5個(gè)PAD,數(shù)目少，靈活性高，不隨模塊數(shù)增加而變化，并可兼容邊界掃描技術(shù)。不過(guò)，在提高可測(cè)試性的同時(shí)，會(huì)在一定程度上增加芯片的面積和功耗。