當(dāng)今的IC設(shè)計(jì)大幅增加了許多功能，必須運(yùn)用既有的驗(yàn)證有效IP組件，以滿足上市前置時間的要求。但是，由于功能要求與技術(shù)制程的差異，各公司必須提供的IP種類太多。創(chuàng)意電子的IP生態(tài)系統(tǒng)（IP Eco-System）為整體解決方案之一環(huán)，讓客戶能夠便于選擇及使用GUC創(chuàng)意電子、TSMC臺積電公司和其它IP供應(yīng)商的產(chǎn)品，為設(shè)計(jì)人員提供廣泛的設(shè)計(jì)選擇，以實(shí)時而且高成本效益的方式，完成自己的專案。

　　創(chuàng)意電子專精于為客戶提供適當(dāng)?shù)姆椒ā⒓夹g(shù)和設(shè)計(jì)流程，以強(qiáng)化生產(chǎn)力并降低風(fēng)險。創(chuàng)意電子周延的IP產(chǎn)品與服務(wù)系列，搭配IP生態(tài)系統(tǒng)中的伙伴供應(yīng)商，實(shí)現(xiàn)新興技術(shù)與接口的快速采用，同時縮減客戶的上市前置時間與SoC開發(fā)風(fēng)險，并確保符合各種標(biāo)準(zhǔn)規(guī)范。

　　創(chuàng)意電子通過芯片驗(yàn)證的IP為設(shè)計(jì)人員提供各式各樣可合成的設(shè)計(jì)實(shí)現(xiàn)IP、PHYs與驗(yàn)證IP，適用于ASIC、FPGA與SoC設(shè)計(jì)。

　　而創(chuàng)意電子在2011第1季進(jìn)入量產(chǎn)階段有兩項(xiàng)重要的IP技術(shù)，一為高速傳輸接口（High Speed SerDes），另一為DDR存儲器接口技術(shù)。

　　一、先進(jìn)高速傳輸接口

　　創(chuàng)意電子已經(jīng)成功開發(fā)先進(jìn)高速傳輸接口，如：PCI-e 3.0、USB 3.0、SATA 3.0以及的10G+ SerDes技術(shù)。

　　創(chuàng)意電子的10G+ SerDes技術(shù)已進(jìn)入客戶量產(chǎn)階段。SERDES是英文SERializer（串行器）/DESerializer（解串器）的簡稱。它是一種主流的時分多路復(fù)用（TDM）、點(diǎn)對點(diǎn)（P2P）的串行通信技術(shù)。即在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體（光纜或銅線），在接收端高速串行信號重新轉(zhuǎn)換成低速并行信號。這種點(diǎn)對點(diǎn)的串行通信技術(shù)充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，從而大大降低通信成本。

　　此技術(shù)的應(yīng)用主要針對兩方面的市場：（1）光纖到戶（Fiber-to-the-Home） EPON/GPON 應(yīng)用；（2）40G-100G網(wǎng)絡(luò)通信短程short range （XFI） 或長程背板互連long range backplane （10G Base-KR） interconnect應(yīng)用。此技術(shù)運(yùn)用TX/RX equalization的方法來符合 1m FR4 背板的需求，而且用LC-tanked PLL達(dá)到非常低的抖動時脈（clocking ）（<200fs RJ,rms），功耗（200mW per 10Gbps lane）。這個IP研究發(fā)展對大陸漸趨熱門的光纖到戶（FTTH）和高速網(wǎng)通的市場頗具重要性。臺灣和大陸因兩岸經(jīng)濟(jì)合作架構(gòu)協(xié)定（ECFA）有更密切的合作關(guān)系，創(chuàng)意電子的IP提供大陸SoC市場更多的選擇，可減少對美國、日本或韓國IP的依賴。

　　SERDES技術(shù)早應(yīng)用于廣域網(wǎng)（WAN）通信。國際上存在兩種廣域網(wǎng)標(biāo)準(zhǔn)：一種是SONET，主要通行于北美；另一種是SDH，主要通行于歐洲。這兩種廣域網(wǎng)標(biāo)準(zhǔn)制訂了不同層次的傳輸速率。目前萬兆（OC-192）廣域網(wǎng)已在歐美開始實(shí)行，中國大陸已升級到2.5千兆（OC-48）水平。

　　創(chuàng)意電子的10G+ SerDes技術(shù)提供以下相當(dāng)具有競爭力的優(yōu)勢：（1） 40nm制成工藝及 28nm的IP移植；（2）超低功耗 （<200pJ per bit）；（3）LC-tanked PLL達(dá)到非常低的抖動時脈 （<200fs RJ,rms）；（4）RX均衡（equalization）兼?zhèn)銫TLE和DFE并支持短程（SR）和長程（LR）；（5）面積具有競爭力；（6）全數(shù)碼化的CDR有低功耗及容易移植的好處；（7）高度可擴(kuò)展線寬（highly scalable lane widths）以及線速率（lane speed）；（8）縮短鎖定時間跟寬松鎖定范圍的PLL與CDR。

　　二、DDR 1600+ 存儲器技術(shù)

　　DDR運(yùn)用了更先進(jìn)的同步電路，使指定地址、數(shù)據(jù)的輸送和輸出主要步驟既獨(dú)立執(zhí)行，又保持與CPU完全同步；DDR使用了DLL（Delay Locked Loop，延時鎖定回路提供一個數(shù)據(jù)濾波信號）技術(shù)，當(dāng)數(shù)據(jù)有效時，存儲控制器可使用這個數(shù)據(jù)濾波信號來定位數(shù)據(jù)，每16次輸出，并重新同步來自不同存儲器模塊的數(shù)據(jù)。DDR本質(zhì)上不需要提高時鐘頻率就能加倍提高SDRAM的速度，它允許在時鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標(biāo)準(zhǔn)SDRAM的兩倍。

　　創(chuàng)意電子已經(jīng)開發(fā)生產(chǎn)高價值、高度可移植到不同制程的DDR存儲器IP技術(shù)，可支持高達(dá)1,600Mbps和工作延伸到2,133+ Mbps。它可以同時支持flip chip芯片和wire bond芯片封裝，此技術(shù)優(yōu)化SSO至限度。創(chuàng)意電子的IP設(shè)計(jì)團(tuán)隊(duì)計(jì)畫2011年開始擴(kuò)大在大陸的研發(fā)中心，為更多的客戶支持IP和SoC的服務(wù)。

　　創(chuàng)意電子的DDR技術(shù)提供了以下競爭優(yōu)勢：（1）整體解決方案：控制器和PHY已經(jīng)實(shí)際驗(yàn)證；（2）支持DDR2存儲器達(dá) 800Mbps和DDR3高達(dá)1,600Mbps；（3）同時支持flip chip芯片和wire bond芯片；（4）支持gate training和data eye training；（5）線寬（Lane Width）和速度可調(diào)整；（6）物理層的主要是基于方便的RTL IP技術(shù)；（7）40nm G/LP技術(shù)移植到28nm可達(dá)2,133+ Mbps；（8）支持AHB/AXI以及ECC；（9）支持DFI的2.1接口。