淺談基本觸發(fā)器的邏輯結構和工作原理
出處:維庫電子市場網(wǎng) 發(fā)布于:2023-06-30 10:26:20
發(fā)器可以查詢其他表,而且可以包含復雜的 SQL 語句。它們主要用于強制服從復雜的業(yè)務規(guī)則或要求。例如:您可以根據(jù)客戶當前的帳戶狀態(tài),控制是否允許插入新訂單。
觸發(fā)器也可用于強制引用完整性,以便在多個表中添加、更新或刪除行時,保留在這些表之間所定義的關系。然而,強制引用完整性的方法是在相關表中定義主鍵和外鍵約束。如果使用數(shù)據(jù)庫關系圖,則可以在表之間創(chuàng)建關系以自動創(chuàng)建外鍵約束。
觸發(fā)器功能強大,輕松可靠地實現(xiàn)許多復雜的功能,為什么又要慎用呢。觸發(fā)器本身沒有過錯,但由于我們的濫用會造成數(shù)據(jù)庫及應用程序的維護困難。在數(shù)據(jù)庫操作中,我們可以通過關系、觸發(fā)器、存儲過程、應用程序等來實現(xiàn)數(shù)據(jù)操作…… 同時規(guī)則、約束、缺省值也是保證數(shù)據(jù)完整性的重要保障。如果我們對觸發(fā)器過分的依賴,勢必影響數(shù)據(jù)庫的結構,同時增加了維護的復雜程序。
基本觸發(fā)器的邏輯結構。它可由兩個與非門交叉耦合構成,其邏輯電路圖和邏輯符號,也可以由兩個或非門交叉耦合構成。
現(xiàn)在以兩個與非門組成的基本觸發(fā)器為例分析其工作原理。
在A和B是兩個與非門,它可以是TTL門,也可以是CMOS門。Q和
是觸發(fā)器的兩個輸出端。當Q=0,
=1時,稱觸發(fā)器狀態(tài)為0,當Q=1,
=Q時,稱觸發(fā)器狀態(tài)為1。觸發(fā)器有兩個輸入端SR、,字母上的非號表示低電平或負脈沖有效。根據(jù)與非邏輯關系可寫出觸發(fā)器輸出端的邏輯表達式:

根據(jù)以上兩式,可得如下結論:
持續(xù)時間相同,并且同時發(fā)生由0變到1,則兩個與非門輸出都要由1向0轉換,這就出現(xiàn)了所謂的競爭現(xiàn)象。假若與非門A的延遲時間小于B門的延遲時間,則觸發(fā)器將終穩(wěn)定在Q=0,
=1的狀態(tài)。因此,在
而且又都同時變?yōu)?時,電路的競爭使得終穩(wěn)定狀態(tài)不能確定。這種狀態(tài)應盡可能避免。但假若
后,
和不是同時恢復為1,那么穩(wěn)定狀態(tài)的新狀態(tài)仍按上述①或②的情況確定,即觸發(fā)器或被置0或被置1?;居|發(fā)器的工作波形。虛線部分表示不確定。
由上述分析可見,兩個與非門交叉耦合構成的基本觸發(fā)器具有置0、置1及保持功能。通常稱
為置1端,因為
=0時被置1,所以是低電平有效。
為置0端,因為
=0時置0,所以也是低電平有效。基本觸發(fā)器又稱置0置1觸發(fā)器,或稱為RS觸發(fā)器。
需要強調(diào)的是,當
=0,
=1,觸發(fā)器置1后,如果
由0恢復至1,即
=1,
=1,觸發(fā)器保持在1狀態(tài),即Q=1。同理,當
=1,
=0時,觸發(fā)器置0后,
由0恢復至1,即
=1,
=1時,觸發(fā)器保持在0狀態(tài),即Q=0。這一保持功能和前面介紹的組合電路是完全不同的,因為在組合電路中,如果輸入信號確定后,將只有的一種輸出。
版權與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權均屬于維庫電子市場網(wǎng),轉載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉載時,必須保留本網(wǎng)注明的作品出處,并自負版權等法律責任。
如涉及作品內(nèi)容、版權等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關權利。
- MOSFET反向恢復特性對系統(tǒng)的影響2026/4/10 11:07:36
- 連接器耐腐蝕性能測試方法2026/4/10 10:56:32
- MOSFET在高頻開關中的EMI問題2026/4/9 10:13:50
- 連接器結構設計常見問題分析2026/4/9 10:02:52
- 連接器選型中容易忽略的關鍵參數(shù)2026/4/8 10:32:54









