淺談便攜系統(tǒng)中微處理器功耗的設(shè)計(jì)難題
出處:電子產(chǎn)品世界 發(fā)布于:2011-08-19 19:21:36
市場(chǎng)對(duì)高性能和新特色產(chǎn)品的持續(xù)需求給便攜設(shè)備的設(shè)計(jì)為員出了種種難題。在嵌入式系統(tǒng)的設(shè)計(jì)中,低功耗設(shè)計(jì)(Low-Power Design)是許多設(shè)計(jì)人員必須面對(duì)的問(wèn)題,其原因在于嵌入式系統(tǒng)被廣泛應(yīng)用于便攜式和移動(dòng)性較強(qiáng)的產(chǎn)品中去,而這些產(chǎn)品不是一直都有充足的電源供應(yīng),往往是靠電池來(lái)供電,所以設(shè)計(jì)人員從每一個(gè)細(xì)節(jié)來(lái)考慮降低功率消耗,從而盡可能地延長(zhǎng)電池使用時(shí)間。事實(shí)上,從全局來(lái)考慮低功耗設(shè)計(jì)已經(jīng)成為了一個(gè)越來(lái)越迫切的問(wèn)題。
通常,處理器是主要的功耗部件,盡管便攜設(shè)備的其他部件也消耗不少功率。例如在筆記本計(jì)算機(jī)中,磁盤驅(qū)動(dòng)、顯示和圖形電路與微處理器爭(zhēng)用可用電池功率。在通信設(shè)備中,其RF電路的功耗與基帶處理器的功耗不相上下。所以,做為設(shè)計(jì)工程師必須擬定功率預(yù)算,并確定不同特性的相對(duì)優(yōu)先次序。
在Intel公司出版的"Mobile Power Guidelines 2000"中,建議筆記本計(jì)算機(jī)功率預(yù)算分配5W給微型筆記本計(jì)算機(jī)的處理器,9.5W給全特性筆記本計(jì)算機(jī)的處理器(見(jiàn)表1)。兩種類型筆記本計(jì)算機(jī)都假定包含硬盤驅(qū)動(dòng)器,但只有較大型的才包含DVD驅(qū)動(dòng)器。同樣,微型筆記本計(jì)算機(jī)給顯示器分配的功紡較少。即使微處理器的效率不斷提高,處理器功率的顯著低通常也要對(duì)性能加以權(quán)衡。所以,對(duì)處理器性能的要求必須與對(duì)其他特性的要求加以平衡。
困難的相互比較
不同類型微處理器的額定功率是不同的,這是因?yàn)樗鼈冡槍?duì)不同的應(yīng)用。對(duì)于一給定的類型,不同的制造商也規(guī)定在不同條件下的額定功率。功率增加通常正比于工作負(fù)載。但是,其他類型的處理器在某一給定的時(shí)鐘頻率下執(zhí)行更多的指令或完成更多次的運(yùn)算。因此,有些廠商喜歡標(biāo)定每瓦功耗完成多少M(fèi)ips或MOPS.
遺憾的是,廠家兜售的數(shù)值大多并沒(méi)有給為們所需的信息。人們希望知道在特定應(yīng)用中在正常工作條件下的功耗。很多微處理器廠商給出在空載條件下的功率,而不是峰值性能。的辦法是標(biāo)定一種很近似于實(shí)際應(yīng)用的標(biāo)準(zhǔn)基準(zhǔn)測(cè)試。因此,針對(duì)微型筆記本計(jì)算機(jī)應(yīng)用的帶L2高速緩存的Mobile Pentium II處理器的峰值功率為6W、休眠功率為0.36W、平均3-D WinBench 功率為5W.
降低功耗的一個(gè)方法是在處理器芯片中增加更多外設(shè)元件,以避免需要功耗的線路驅(qū)動(dòng)器。由于避免了寄生電感和電容,這種方法也有助于改進(jìn)整機(jī)性能。當(dāng)然,增加電路元件仍將會(huì)增加芯片的總功耗。
性能提高
為通用PC和工作站而設(shè)計(jì)的Interlx86和Pentium 微處理器總是需要較大的功率,這是因?yàn)槠浯蟮闹噶钕到y(tǒng)和復(fù)雜的體系結(jié)構(gòu)所致?,F(xiàn)在Interl提供Celeron和Pentium II處理器的移動(dòng)型。移動(dòng)型Celeron的時(shí)鐘頻率高達(dá)366MHz,而移動(dòng)型433MHz型今年每三季度推出。Interl今年底將推出"Copper-mine"Pentium III的移動(dòng)型,工作在600MHz以上。
Pentium是英特爾的第五代x86架構(gòu)之微處理器,于1993年3月22日開(kāi)始出貨,是486產(chǎn)品線的后代。Pentium本應(yīng)命名為80586或 i586,后來(lái)命名為"Pentium"(通常認(rèn)為"pentium"是希臘文"五(penta)"加拉丁文中代表名詞的接尾語(yǔ)"ium"的造詞),是因?yàn)榘⒗當(dāng)?shù)字無(wú)法被用作注冊(cè)商標(biāo)。i586被使用在英特爾競(jìng)爭(zhēng)對(duì)手所制造的類80586的微處理器。
所的Interl 移動(dòng)型微處理器現(xiàn)在都采用PGA(引腳網(wǎng)格陣列)插座。原來(lái)Celeron處理器為了降低成本不包含L2高速緩存,而而在包含128kB片上L2高速緩存,而Pentium II和Pentium III的L2為256 kB.當(dāng)然,現(xiàn)在所有處理器都包含32 kB L1高速緩存。Celeron型在Intel 的移動(dòng)型處理器中功耗。由于移動(dòng)型Celeron的"Quick Start"能節(jié)特性,便利處理器的空載功率只有0.4W,而采用MMX技術(shù)的Pentium處理器功率為1.1W.
通常,較新的處理器比其原先的型號(hào)具有更高的功效。使用片上L2高速緩存既提高了性能又在實(shí)際上降低了功耗(與使用同樣大小的外部L2高速緩存相同)。同樣,并行處理技術(shù)是既提高性能又不大幅增加功耗的有效方法。除超標(biāo)量和超流水線硬件結(jié)構(gòu)外,Intel 的新芯片包括用于特殊多媒體指令的SIMD(單指令,多數(shù)據(jù))處理技術(shù)。大多數(shù)高性能微處理器現(xiàn)在采用0.25μm工藝,而下一代將用0.18μm.所以功率/性能比繼續(xù)下降。
圖1示出Hitachi公司RISC微處理器猛增的性能與功率關(guān)系。SuperH 家族的RISC微處理具有1000Mips/W,每瓦的性能是3年前早期型號(hào)的5倍。Hitachi公司希望將來(lái)的RISC處理器達(dá)到2000Mips/W.除具有更快的處理速度外,SH-4系列中新的32位RISC芯片包含一個(gè)PCI(2.1版本)接口以避免I/O性能瓶頸。
更激烈的競(jìng)爭(zhēng)
除了更高的電路密度和吸引人的移動(dòng)設(shè)備市場(chǎng)外,增強(qiáng)競(jìng)爭(zhēng)力是迫使Intel 公司大幅降低它的微處理器功耗和成本的另一因素。有些參與競(jìng)爭(zhēng)的公司(如AMD)經(jīng)慎重考慮已瞄準(zhǔn)移動(dòng)應(yīng)用。近市場(chǎng)指出,今年4月份AMD的市場(chǎng)份額為44%,Intel為51%,而18個(gè)月以前Intel在同一移動(dòng)型處理器市場(chǎng)的份額超過(guò)99%.
在處理器型號(hào)方面,AMD的移動(dòng)型K6-2現(xiàn)在是市場(chǎng)的主導(dǎo)產(chǎn)品,這要?dú)w功于Toshiba和Compaq公司在流行的筆記本計(jì)算機(jī)中采用它。AMD的處理器的功耗與Intel的類似處理器的功耗相當(dāng)。例如,具有"3DNOW"技術(shù)的AMD移動(dòng)型K6-2-P處理器功耗在典型應(yīng)用中小于12W.而AMD的移動(dòng)型處理器的處理速度比Intel的更高。例如,AMD的移動(dòng)型K6-2的頻率為380MHz,而Intel的移動(dòng)型Celeron和移動(dòng)型Pentium II 的頻率只有366MHz.盡管Intel現(xiàn)在有400MHz的移動(dòng)型Petium II,而AMD也有400MHz K6-2-P和380MHz K6-III-P.
用于K6-III-P的AMD "TriLevel Cache",使其處理器家庭比Intel的移動(dòng)型處理器具有更高的性能。AMD芯片具有片上64KB L1高速緩存和片上256KB L2高速緩存。另外還有100MHz總線支持高達(dá)1MB的任選外部L3高速緩存。像K6-2-P一樣,K6-III-P在典型應(yīng)用中的功耗小于12W.
一個(gè)小公司Rise Technology公司以廉價(jià)、低功率并與X86兼容的處理器瞄準(zhǔn)1000美元以下的筆記本計(jì)算機(jī)市場(chǎng)。該公司的mp6家庭已用0.25μm工藝投入批量生產(chǎn),時(shí)鐘頻率高達(dá)266MHz.現(xiàn)在Rise 公司正在推出時(shí)鐘頻率高達(dá)366MHz的0.18μm型的樣品。第二種0.18μm型(mp6 II)將于今年晚些時(shí)侯推出,其時(shí)鐘頻率高達(dá)466MHz.該公司聲稱,mp6和mp6 II的2V型與任何參與競(jìng)爭(zhēng)的處理器相比,其功耗是的,是其他移動(dòng)型處理器功耗的50%.在300MHz,Rise mp6 II的功耗典型值小于4.5W.
采用RISC
RISC(reduced instruction set computer,精簡(jiǎn)指令集計(jì)算機(jī))是一種執(zhí)行較少類型計(jì)算機(jī)指令的微處理器,起源于80 年代的MIPS主機(jī)(即RISC 機(jī)),RISC機(jī)中采用的微處理器統(tǒng)稱RISC處理器。這樣一來(lái),它能夠以更快的速度執(zhí)行操作(每秒執(zhí)行更多百萬(wàn)條指令,即MIPS)。因?yàn)橛?jì)算機(jī)執(zhí)行每個(gè)指令類型都需要額外的晶體管和電路元件,計(jì)算機(jī)指令集越大就會(huì)使微處理器更復(fù)雜,執(zhí)行操作也會(huì)更慢
除了性能的改進(jìn),RISC的一些優(yōu)點(diǎn)以及相關(guān)的設(shè)計(jì)改進(jìn)還有:如果一個(gè)新的微處理器其目標(biāo)之一是不那么復(fù)雜,那么其開(kāi)發(fā)與測(cè)試將會(huì)更快。使用微處理器指令的操作系統(tǒng)及應(yīng)用程序的程序員將會(huì)發(fā)現(xiàn),使用更小的指令集使得代碼開(kāi)發(fā)變得更加容易。RISC的簡(jiǎn)單使得在選擇如何使用微處理器上的空間時(shí)擁有更多的自由。 比起從前,語(yǔ)言編譯器能產(chǎn)生更有效的代碼,因?yàn)榫幾g器使用RISC機(jī)器上的更小的指令集。除了RISC,任何全指令集計(jì)算機(jī)都使用的是復(fù)雜指令集計(jì)算(CISC)。
大多數(shù)移動(dòng)應(yīng)用不采用Intel PC體系結(jié)構(gòu)。例如,Windows CE掌上計(jì)算機(jī)不用x86處理器,而用RISC處理器。PC體系結(jié)構(gòu)具有系統(tǒng)軟件等優(yōu)點(diǎn)。但x86微處理器幾乎從來(lái)不是有效利用電能的方案。所有的功率利用率記錄似乎都是由RISC處理器保持的。
RISC概念已經(jīng)引領(lǐng)了微處理器設(shè)計(jì)的一個(gè)更深層次的思索。設(shè)計(jì)中必須考慮到:指令應(yīng)該如何較好的映射到微處理器的時(shí)鐘速度上(理想情況下,一條指令應(yīng)在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行完);體系結(jié)構(gòu)需要多"簡(jiǎn)單";以及在不訴諸于軟件的幫助下,微芯片本身能做多少工作等等。
Hitachi公司的新處理器采用0.18μm工藝技術(shù),工作在低電壓。在1.5V,該處理器運(yùn)行在133MHz,需240mW功率;d 1.8V,運(yùn)行在167MHz,需要400mW.這與同樣性能的處理器相比,其電池壽命延長(zhǎng)70%.因?yàn)樘幚砥餍酒粋€(gè)66MHz PCI總線控制器,所以不需要外部PCI橋接芯片,減少了芯片數(shù)。
RISC芯核
RISC芯片的工作頻率一般在400MHZ數(shù)量級(jí)。時(shí)鐘頻率低,功率消耗少,溫升也少,機(jī)器不易發(fā)生故障和老化,提高了系統(tǒng)的可靠性。單一指令周期容納多部并行操作。在RISC微處理器發(fā)展過(guò)程中。曾產(chǎn)生了超長(zhǎng)指令字(VLIW)微處理器,它使用非常長(zhǎng)的指令組合,把許多條指令連在一起,以能并行執(zhí)行。VLIW處理器的基本模型是標(biāo)量代碼的執(zhí)行模型,使每個(gè)機(jī)器周期內(nèi)有多個(gè)操作。有些RISC處理器中也采用少數(shù)VLIW指令來(lái)提高處理速度。Pentium 4微處理器體系結(jié)構(gòu)完全采用RISC體系結(jié)構(gòu)。
當(dāng)然,通過(guò)在一個(gè)定制的片上系統(tǒng)中使用一個(gè)芯核處理器可實(shí)現(xiàn)少的芯片數(shù)。ARM和MIPS Technologies 公司成功地設(shè)計(jì)出RISC芯核,并許可其他公司把它們用在實(shí)際的產(chǎn)品中。
當(dāng)然,NEC處理器包含比RISC更多的功能。完整的芯片也包括一個(gè)DSP型乘法和累加(MAC)指令,這可為便攜產(chǎn)品提供調(diào)制解調(diào)器性能。它也含用于中斷控制及DMA尋址和控制的電路。多達(dá)49個(gè)通用輸入/輸出引腳可供系統(tǒng)設(shè)計(jì)人員編程,而功率管理部分提供4種節(jié)省功率的模式:全速、維持、暫停、休眠。
類似的處理器芯片VRC4171A可為手持產(chǎn)品增加彩色LCD圖形和PC卡控制。這種芯片工作在3.3V,典型的功耗為250mW.它的4個(gè)可編程GPIO引腳允許與外設(shè)通信。隨著便攜產(chǎn)品開(kāi)始包含彩色圖形顯示和其他多媒體特性,使得找到兼容的圖形芯片日益重要起來(lái)。
Media Q公司的MQ-200是一款用于消費(fèi)類電器的圖形和顯示芯片。128位圖形引擎和兩個(gè)板上圖形控制器共享1.2GB/s片上存儲(chǔ)器總線,總的圖形性能提高6位。這種芯片支持總功率預(yù)算小于4W的系統(tǒng),而典型的筆記本計(jì)算機(jī)的功率預(yù)算是20W或更高。
高集成度
對(duì)于便攜設(shè)備,使芯片數(shù)少也將使體積、重量輕、成本和功耗少。在數(shù)字蜂窩電話中,芯核RISC處理器構(gòu)成一個(gè)高集成度子系統(tǒng)的一部分?;鶐Р糠忠话慵梢粋€(gè)RISC微控制器、一個(gè)低成本DSP、存儲(chǔ)器、鍵盤和屏控制器以及連接邏輯(見(jiàn)圖2)。因?yàn)樗梢栽诘偷碾妷合鹿ぷ鳎云洗鎯?chǔ)器往往比片外存儲(chǔ)器消耗更少的功率。ROM的功耗也小于SRAM.在可能的情況下,使用空載模式可節(jié)省功率。通常,片上必須包含一個(gè)鎖相環(huán),以便為DSP提供時(shí)鐘信號(hào)。
在某些應(yīng)用中處理器可由數(shù)據(jù)驅(qū)動(dòng)而不是由固定頻率時(shí)鐘信號(hào)驅(qū)動(dòng)。因此,只有當(dāng)處理器實(shí)際工作時(shí)才消耗功率。Sharp公司的DDMP就是這種實(shí)例。由于這種芯片缺乏一個(gè)集成開(kāi)發(fā)環(huán)境,所以被人們接受非常有限。Sharp現(xiàn)在計(jì)劃把DDMP改為可重新配置的并行處理器芯核。
ARC Cores和Tensilica是兩家提供可配置的嵌入式處理器的公司??膳渲眯竞瞬捎枚ㄖ浦噶钍构摹2迦胍环N定制指令使一高冗余的噪聲消除算法從3000個(gè)周期下降10個(gè)周期。這樣的一種指令將延長(zhǎng)電源壽命20~25%左右。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- ARM技術(shù)架構(gòu)與應(yīng)用開(kāi)發(fā)實(shí)踐指南2026/1/6 10:40:19
- 嵌入式實(shí)時(shí)操作系統(tǒng)(RTOS)選型與移植技術(shù)指南2025/12/31 10:42:31
- 工業(yè)嵌入式系統(tǒng):通信接口技術(shù)選型與抗干擾設(shè)計(jì)實(shí)踐2025/12/15 14:36:53
- 深入解析嵌入式 OPENAMP 框架:開(kāi)啟異核通信新時(shí)代2025/7/22 16:27:29
- 一文快速了解OPENWRT基礎(chǔ)知識(shí)2025/7/14 16:59:04
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









