數(shù)字信號(hào)處理學(xué)科與數(shù)字信號(hào)處理器

　　數(shù)字信號(hào)處理的算法是離散傅立葉變換（DFT），是DFT使信號(hào)在數(shù)字域和頻域都實(shí)現(xiàn)了離散化，從而可以用通用計(jì)算機(jī)處理離散信號(hào)。而使數(shù)字信號(hào)處理從理論走向?qū)嵱玫氖强焖俑盗⑷~變換（FFT），F(xiàn)FT的出現(xiàn)大大減少了DFT的運(yùn)算量，使實(shí)時(shí)的數(shù)字信號(hào)處理成為可能、極大促進(jìn)了該學(xué)科的發(fā)展。 作為數(shù)字信號(hào)理論，一般是指利用經(jīng)典理論作為基礎(chǔ)而形成的獨(dú)特的信號(hào)處理理論，由此在各個(gè)應(yīng)用領(lǐng)域如語(yǔ)音與圖象處理、信息的壓縮與編碼、信號(hào)的調(diào)制與調(diào)解、信道的辨識(shí)與均衡、各種智能控制與移動(dòng)通訊等都延伸出各自的理論與技術(shù)。

　　數(shù)字信號(hào)處理是研究用數(shù)字方法對(duì)信號(hào)進(jìn)行分析、變換、濾波、檢測(cè)、調(diào)制、解調(diào)以及快速算法的一門(mén)技術(shù)學(xué)科。但很多人認(rèn)為：數(shù)字信號(hào)處理主要是研究有關(guān)數(shù)字濾波技術(shù)、離散變換快速算法和譜分析方法。隨著數(shù)字電路與系統(tǒng)技術(shù)以及計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字信號(hào)處理技術(shù)也相應(yīng)地得到發(fā)展，其應(yīng)用領(lǐng)域十分廣泛。

　　DSP算法及芯片分類

　　DSP是一門(mén)涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。DSP運(yùn)算的基本類型是乘法和累加運(yùn)算，對(duì)于卷積、相關(guān)、濾波和FFT基本上都是這一類運(yùn)算。這樣的運(yùn)算可以用通用機(jī)來(lái)完成。

　　數(shù)據(jù)尋址范圍大，結(jié)構(gòu)復(fù)雜但很有規(guī)律。這就不同于一般的通用機(jī)，在通用機(jī)中對(duì)數(shù)據(jù)庫(kù)的操作，具有很大的隨機(jī)性，這種隨機(jī)尋址方式不是信號(hào)處理器的強(qiáng)項(xiàng)。

　　可以看出無(wú)論是專用的DSP芯片或通用DSP芯片在結(jié)構(gòu)考慮上都能適應(yīng)DSP運(yùn)算，而專用芯片在結(jié)構(gòu)上考慮的更加化，更為合理，因而有更高的運(yùn)算速度。

　　DSP芯片按用途或構(gòu)成分類可以分為下列幾種類型： 為不同算法而專門(mén)設(shè)計(jì)的專用芯片：INMOS公司的A100、A110；HARRIS公司的HPS43168； PLESSY GEC 公司的PDSP16256等。 用于做FFT： Austek公司的A41102， PLESSY GEC 公司的PDSP16150等。因而運(yùn)算速度高，但是具有有限的可編程能力，靈活性差。

　　為某種目的應(yīng)用的專門(mén)設(shè)計(jì)系統(tǒng)，即ASIC系統(tǒng)。ASIC被認(rèn)為是一種為專門(mén)目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。

　　積木式結(jié)構(gòu)：它是由乘法器、存儲(chǔ)器、控制電路等單元邏輯電路搭接而成，這種結(jié)構(gòu)方式也稱為硬連線邏輯電路。它是一種早期實(shí)現(xiàn)方法，具有成本低、速度高等特點(diǎn)，由于是硬連接因而沒(méi)有可編程能力。

　　用FPGA實(shí)現(xiàn)DSP的各種功能，實(shí)質(zhì)上這也是一種硬連接邏輯電路，但由于有現(xiàn)場(chǎng)可編程能力，允許根據(jù)需要迅速重新組合基礎(chǔ)邏輯來(lái)滿足使用要求，因而更加靈活，而且比通用DSP芯片具有更高的速度。

　　通用可編程DSP芯片：這是目前用得多的數(shù)字信號(hào)處理應(yīng)用器件。

　　Soc是一種技術(shù)，用以實(shí)現(xiàn)從確定系統(tǒng)功能開(kāi)始，到軟/硬件劃分，并完成設(shè)計(jì)的整個(gè)過(guò)程。，這是數(shù)字化應(yīng)用及微電子技術(shù)迅速發(fā)展的產(chǎn)物，是下一代基于DSP產(chǎn)品的主要發(fā)展方向之一。它把一種應(yīng)用系統(tǒng)集成在一個(gè)芯片上。其中關(guān)鍵器件有：低功耗的DSP芯片，用來(lái)做媒體處理；MCU用來(lái)支持應(yīng)用操作系統(tǒng)及以控制為的應(yīng)用處理；MTC是內(nèi)存和流量控制器，確保處理器能高效訪問(wèn)外部存儲(chǔ)區(qū)，避免產(chǎn)生瓶頸現(xiàn)象，提高整個(gè)平臺(tái)的處理速度。

　　DSP對(duì)MCU性能上的改進(jìn)

　　對(duì)數(shù)字信號(hào)處理器可以確切的下這樣的定義：解決實(shí)時(shí)處理要求，適合DSP運(yùn)算需求的單片可編程微處理器芯片。原理上說(shuō)通用微機(jī)、單片機(jī)都可以用來(lái)做信號(hào)處理的硬件平臺(tái)，但作為DSP實(shí)時(shí)處理要求必須滿足大數(shù)據(jù)量、復(fù)雜計(jì)算、實(shí)時(shí)性強(qiáng)的各種運(yùn)算，因而DSP芯片針對(duì)DSP算法特點(diǎn)做了以下幾方面的改進(jìn)：

　　運(yùn)算能力上的擴(kuò)充

　　采用專用的硬件乘法器，有足夠的字長(zhǎng)，乘法結(jié)果保留全部數(shù)值，用雙字長(zhǎng)乘法存儲(chǔ)器，同時(shí)可以用來(lái)做雙運(yùn)算。

　　自動(dòng)產(chǎn)生數(shù)據(jù)地址

　　通用處理器由ALU產(chǎn)生地址，在DSP中專門(mén)有地址產(chǎn)生單元，通過(guò)程序循環(huán)，自動(dòng)產(chǎn)生數(shù)據(jù)地址，這一單元本身也是一個(gè)微處理器，可以通過(guò)編程產(chǎn)生復(fù)雜的非順序地址。

　　指令時(shí)序的產(chǎn)生不對(duì)其他運(yùn)算單元造成額外開(kāi)銷

　　指令時(shí)序是可編程的，在遇到執(zhí)行程序轉(zhuǎn)移和循環(huán)時(shí)，不會(huì)額外增加開(kāi)銷。

　　簡(jiǎn)單比例定標(biāo)運(yùn)算得到寬的動(dòng)態(tài)范圍

　　DSP處理器特點(diǎn)

　　大多數(shù)DSP采用了哈佛結(jié)構(gòu)，將存儲(chǔ)器空間劃分成兩個(gè)，分別存儲(chǔ)程序和數(shù)據(jù)。它們有兩組總線連接到處理器核，允許同時(shí)對(duì)它們進(jìn)行訪問(wèn)。這種安排將處理器存貯器的帶寬加倍，更重要的是同時(shí)為處理器核提供數(shù)據(jù)與指令。在這種布局下，DSP得以實(shí)現(xiàn)單周期的MAC指令。

    數(shù)字信號(hào)處理器的內(nèi)核結(jié)構(gòu)進(jìn)一步改善，多通道結(jié)構(gòu)和單指令多重?cái)?shù)據(jù)(SIMD)、特大指令字組(VLIM)將在新的高性能處理器中將占主導(dǎo)地位。

　　DSP處理器的著眼點(diǎn)是要求速度快、處理的數(shù)據(jù)量大、效率高。但是單純提高時(shí)鐘速度受到工藝等各種因素的限制，一般是緩慢的，所以必須從結(jié)構(gòu)上著手。某些概念其實(shí)在二十世紀(jì)40年代已經(jīng)出現(xiàn)：其一是改造處理器的處理方法，用多總線、多存儲(chǔ)器體系結(jié)構(gòu)；其二是提高程序和數(shù)據(jù)流的速度，采用流水線，并行處理等方法。

　　采用哈佛（Harvard）結(jié)構(gòu)和改進(jìn)的哈佛結(jié)構(gòu)

　　通用機(jī)采用馮·諾依曼（Von Neumenn）結(jié)構(gòu)，這主要考慮到成本，把指令、數(shù)據(jù)、地址的傳送采用同一條總線，靠指令計(jì)數(shù)來(lái)區(qū)分三者。由于取指和存取數(shù)據(jù)是在同一存取空間通過(guò)同一總線傳輸，因而指令的執(zhí)行只能是順序的，不可能重疊進(jìn)行，所以無(wú)法提高運(yùn)算速度。

　　DSP處理器采用哈佛結(jié)構(gòu)，哈佛結(jié)構(gòu)把程序代碼和數(shù)據(jù)的存儲(chǔ)空間分開(kāi)，并有各自的地址和數(shù)據(jù)總線，每個(gè)存儲(chǔ)器獨(dú)立編址，用獨(dú)立的一組程序總線和數(shù)據(jù)總線進(jìn)行訪問(wèn)。

　　如果程序代碼存儲(chǔ)空間與數(shù)據(jù)存儲(chǔ)空間之間還可以進(jìn)行數(shù)據(jù)交換，則稱為改進(jìn)的哈佛結(jié)構(gòu)。這種結(jié)構(gòu)可以并行進(jìn)行數(shù)據(jù)操作。 改進(jìn)哈佛結(jié)構(gòu)還可以從程序存儲(chǔ)區(qū)來(lái)初始化數(shù)據(jù)存儲(chǔ)區(qū)，或把數(shù)據(jù)存儲(chǔ)區(qū)的內(nèi)容轉(zhuǎn)移到程序存儲(chǔ)區(qū)，這樣可以復(fù)用存儲(chǔ)器，降低成本，提高存儲(chǔ)器使用效率。

　　多總線結(jié)構(gòu)

　　TMS320C54X結(jié)構(gòu)中有一組程序總線（PB PAB），兩組讀數(shù)據(jù)總線（CB CAB）、（DB DAB），和一組寫(xiě)數(shù)據(jù)總線（EB EAB），這樣可以同時(shí)讀取兩組數(shù)據(jù)和存儲(chǔ)一組數(shù)據(jù)，這種附加總線和擴(kuò)充地址增加數(shù)據(jù)流量，提高尋址能力。

　　采用流水線操作

　　計(jì)算機(jī)在執(zhí)行一條指令時(shí)，要通過(guò)取指、譯碼、取數(shù)、執(zhí)行等各階段。由于DSP哈佛結(jié)構(gòu)指令的各個(gè)階段可以重疊進(jìn)行，這樣對(duì)每一條指令似乎都是在一個(gè)周期內(nèi)完成，可以把指令周期減到，增加數(shù)據(jù)吞吐量。

　　流水線操作適用于循環(huán)操作時(shí)間足夠長(zhǎng)或多個(gè)數(shù)據(jù)點(diǎn)反復(fù)執(zhí)行同一指令的情況。這是由于，流水線啟動(dòng)和停止的階段是流水線逐步被填滿和出空的過(guò)程。對(duì)于性非重復(fù)計(jì)算，流水線不可能達(dá)到穩(wěn)態(tài)，反而用主要時(shí)間做填滿和出空操作，因而是不合適的。

　　硬件乘法器和高效的MAC指令

　　在DSP算法中，乘法累加操作是大量的運(yùn)算。因而DSP芯片都有硬件乘法器，使得乘法運(yùn)算做到一個(gè)周期內(nèi)完成。與之配合的指令為MAC-乘法累加指令，其功能如圖 4 所示，它可以在單周期內(nèi)取兩個(gè)操作數(shù)相乘，并將結(jié)果加載到累加器。

　　獨(dú)立的傳輸總線及其控制器

　　處理器高速處理速度必須與高速的數(shù)據(jù)訪問(wèn)和傳輸相配合。而且為不影響CPU及其相關(guān)總線的工作，DSP的DMA單獨(dú)設(shè)置了傳輸總線及其控制器，因此DMA可以獨(dú)立工作。

　　為了提高DSP的實(shí)時(shí)處理能力，有時(shí)把多個(gè)DSP組成DSP處理器陣列，并行工作，此時(shí)DMA成為各處理器之間進(jìn)行數(shù)據(jù)傳輸?shù)闹饕ǖ馈?/P>

　　專用的數(shù)據(jù)地址發(fā)生器

　　在DSP運(yùn)算中，存儲(chǔ)器的訪問(wèn)具有可預(yù)測(cè)性。它也是一個(gè)ALU單元，具有簡(jiǎn)單的運(yùn)算能力。在通用機(jī)的CPU中，數(shù)據(jù)地址和數(shù)據(jù)處理都由同一ALU完成。另外在DSP芯片的數(shù)據(jù)地址產(chǎn)生中還支持間接尋址、循環(huán)尋址、倒位尋址等特殊操作，以適應(yīng)DSP運(yùn)算的各種尋址需求。

　　豐富的外設(shè)（Peripherals）

　　DSP處理器往往是脫機(jī)獨(dú)立工作，因此為與外設(shè)接口方便，往往設(shè)置了豐富的周邊接口電路。一般包含下列幾種主要外設(shè)：

　　時(shí)鐘產(chǎn)生器（振蕩器與鎖相環(huán)PLL）；

　　定時(shí)器（Timer）；

　　軟件可編程等待狀態(tài)發(fā)生器，以便使較快的片內(nèi)設(shè)施與較慢的片外電路及存儲(chǔ)器協(xié)調(diào)工作；

　　通用的I/O口；

　　多通道同步緩沖串口（McBSP）和異步串口；

　　主機(jī)接口（HIP）

　　JTAG邊界掃描邏輯電路（IEEE 標(biāo)準(zhǔn)1149. 1），便于對(duì)DSP處理器做片上在線仿真和多處理器情況下的調(diào)試。

　　具有片內(nèi)存儲(chǔ)器

　　DSP芯片片內(nèi)一般帶有存放程序的只讀存儲(chǔ)器ROM和存放數(shù)據(jù)的隨機(jī)存儲(chǔ)器RAM，符合DSP運(yùn)算簡(jiǎn)單、程序短小的特征，同時(shí)可以提高指令傳輸效率，減小總線接口壓力。并且它不存在與外部總線競(jìng)爭(zhēng)和訪問(wèn)外部存儲(chǔ)器速度不匹配的問(wèn)題。

　　與結(jié)構(gòu)相配合的采用RISC指令集

　　一般DSP處理器具有高度專門(mén)化、復(fù)雜且不規(guī)則的指令集，這樣單個(gè)指令字可以同時(shí)控制片內(nèi)多個(gè)功能單元操作。DSP處理器指令集在設(shè)計(jì)時(shí)有兩個(gè)特點(diǎn)：其一是限度的使用了處理器的硬件資源，因此往往是在單個(gè)指令中并行完成若干操作。其次是指令所使用的存儲(chǔ)空間減到，為縮短指令字長(zhǎng)，往往用狀態(tài)寄存器的模式來(lái)控制處理器的操作特性。

　　由于傳統(tǒng)DSP芯片指令集的高度專門(mén)化及多功能操作使它難以用語(yǔ)言編譯，所以一般C編譯效率不高。另外C語(yǔ)言也不適合用來(lái)描述這種多存儲(chǔ)空間、多組總線、高度專門(mén)化結(jié)構(gòu)的硬件系統(tǒng)。

　　DSP處理器性能指標(biāo)

　　對(duì)DSP處理器缺乏一種諸如對(duì)PC機(jī)那樣公正合理的性能評(píng)價(jià)體系，這是由于各DSP廠商推出的產(chǎn)品在結(jié)構(gòu)和數(shù)據(jù)傳輸能力上有很大的差異，它是專門(mén)為某種目的而設(shè)計(jì)的，因而正確評(píng)價(jià)只有與特定的應(yīng)用聯(lián)系起來(lái)。

　　傳統(tǒng)評(píng)價(jià)方法

　　MIPS（Millions of Instructions Per Second），一般DSP為20~100MIPS，使用超長(zhǎng)指令字的TMS320B2XX為2400MIPS。

　　MOPS（Millions of Operations Per Second），每秒執(zhí)行百萬(wàn)操作。這個(gè)指標(biāo)的問(wèn)題是什么是操作。通常操作包括CPU操作外，還包括地址計(jì)算、DMA訪問(wèn)數(shù)據(jù)傳輸、I/O操作等。一般說(shuō)MOPS越高意味著乘積-累加和運(yùn)算速度越快。

　　MFLOaPS（Million Floating Point Operations Per Second），這是衡量浮點(diǎn)DSP芯片的重要指標(biāo)。例如TMS320C31在主頻為40MHZ時(shí)，處理能力為40MFLOPS，TMS320C6701在指令周期為6ns時(shí)，單運(yùn)算可達(dá)1GFLOPS。

　　MBPS（Million Bit Per Second），它是對(duì)總線和I/O口數(shù)據(jù)吞吐率的度量，也就是某個(gè)總線或I/O的帶寬。例如對(duì)TMS320C6XXX、200MHZ時(shí)鐘、32bit總線時(shí)，總線數(shù)據(jù)吞吐率則為800Mbyte/s或6400MBPS。

　　MACS（Multiply-Accumulates Per Second），例如TMS320C6XXX乘加速度達(dá)300MMACS~600MMACS。

　　以上傳統(tǒng)指標(biāo)雖然可以作為設(shè)計(jì)時(shí)可選的參考指標(biāo)，但是有很大的局限性。例如它沒(méi)有考慮存儲(chǔ)器的使用和器件的功耗，一旦器件與外部速度較慢的存儲(chǔ)器進(jìn)行數(shù)據(jù)交換時(shí)，運(yùn)行速度馬上就會(huì)被降低。

　　另一評(píng)價(jià)指標(biāo)是算法評(píng)價(jià)指標(biāo)。它是利用構(gòu)成大多數(shù)DSP系統(tǒng)的基本運(yùn)算模塊，規(guī)定大小適度、統(tǒng)一輸入、輸出要求，在保證功能一致性的條件下，也允許程序員針對(duì)所使用的處理進(jìn)行代碼的優(yōu)化，評(píng)價(jià)指標(biāo)是執(zhí)行時(shí)間、存儲(chǔ)器的使用和能耗等。

　　從上列執(zhí)行時(shí)間可以看出處理器結(jié)構(gòu)對(duì)其性能的影響。執(zhí)行同樣的256點(diǎn)復(fù)數(shù)FFT所需時(shí)間之比為7.8：1，因此兩者用MIPS作為比較指標(biāo)就有差距。其原因是C6203指令比C5416簡(jiǎn)單，因而完成同樣任務(wù)需要更多的指令，另外也由于數(shù)據(jù)的獨(dú)立和流水作業(yè)的影響等因素，C6203的并行性不能同時(shí)得到的發(fā)揮。并且，這種算法評(píng)估指標(biāo)并沒(méi)有反映出計(jì)算，提高計(jì)算意味著字長(zhǎng)的增加或采用浮點(diǎn)運(yùn)算，相應(yīng)的存儲(chǔ)器容量增加。

　　DSP處理器還有其他評(píng)估指標(biāo)，各類評(píng)估指標(biāo)之間都有其自身的不足，因而正確的選用器件要根據(jù)任務(wù)需要量身定做，不可一味追求某項(xiàng)高指標(biāo)，要根據(jù)性能價(jià)格比合理選用器件。