前言

　　數(shù)字信號處理（Digital Signal Processing，簡稱DSP）是一門涉及許多學科而又廣泛應用于許多領域的新興學科。20世紀60年代以來，隨著計算機和信息技術的飛速發(fā)展，數(shù)字信號處理技術應運而生并得到迅速的發(fā)展。數(shù)字信號處理是一種通過使用數(shù)學技巧執(zhí)行轉換或提取信息，來處理現(xiàn)實信號的方法，這些信號由數(shù)字序列表示。在過去的二十多年時間里，數(shù)字信號處理已經在通信等領域得到極為廣泛的應用。德州儀器、Freescale等半導體廠商在這一領域擁有很強的實力。

　　在多DSP系統(tǒng)中，互連技術連接DSP、接口及其他處理器，一起構成系統(tǒng)的靜態(tài)體系結構，是數(shù)據傳輸?shù)闹虚g介質的總和?；ミB技術傳輸代表計算任務、結果或狀態(tài)控制信息的數(shù)據流，使接口與DSP中的算法模塊通過數(shù)據流動態(tài)地連接起來，整合成分工協(xié)作的有機整體。

　　已經有一些對多DSP并行系統(tǒng)互連技，但還不夠全面而且沒有反映高性能DSP互連技術的進展。因此，本文以世界主流公司的典型高性能DSP產品為例，全面總結概括高性能DSP的互連接口技術及其發(fā)展，對其互連特性進行總結和歸納分類，在此基礎上全面總結給出并行信號處理系統(tǒng)中多DSP互連設計的總體設計考慮和實際經驗。

　　高性能DSP互連接口技術及其發(fā)展

　　DSP芯片，也稱數(shù)字信號處理器， 是一種具有特殊結構的微處理器。DSP芯片的內部采用程序和數(shù)據分開的哈佛結構，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以用來快速的實現(xiàn)各種數(shù)字信號處理算法。

　　多DSP系統(tǒng)的互連以DSP自身接口為基礎，下面以TI、ADI和Freescale三家公司的高性能DSP為例系統(tǒng)概括現(xiàn)有的DSP互連接口，見表1。

　　現(xiàn)有DSP的互連接口在物理層和傳輸控制上的特性是選擇使用互連技術的基礎，表2是對表1中所有的DSP互連接口的互連特性的總結。

　　目前有一些新型的DSP本身提供了一個對外的PCI接口，如TMS320C6205、C6415、C6416,這個PCI接口和HPI接口復用。當采用這些DSP構成互連系統(tǒng)時，可直接通過PCI總線把多個帶有PCI接口的DSP和帶有PCI接口的主處理器互連起來，主處理器通過PCI總線控制各個DSP,各個DSP之間、DSP和主處理器之間可通過PCI總線傳輸數(shù)據。

　　可以看出，在越來越高的傳輸速率需求的推動下，高性能DSP互連接口在物理層技術的主要發(fā)展趨勢是：從高電壓擺幅→低電壓擺幅，從單端信號→差分信號；從并行總線→串行信號線；從收發(fā)異步→收發(fā)外同步→源同步→串行碼流中嵌入時鐘的串行器/解串行器（SerDes）；從半雙工→全雙工；從多點分時共享總線→點-點的專用互連；終使接口傳輸速率從幾十Mbps發(fā)展到目前的10Gbps。

　　物理層技術的發(fā)展推動著高性能DSP的主要互連技術從多點并行總線轉向高速串行直連和分組傳輸交換。例如TI在2008年10月發(fā)布的3核DSP TMS320C6474、Freescale在2008年11月發(fā)布的6核DSP MSC8156，都已經取消傳統(tǒng)意義上的數(shù)據、地址和控制三總線接口而代之以sRIO、GE之類的標準分組交換網絡接口以及AIF這樣的高速直連接口。

　　根據傳輸特性對互連技術的分類

　　互連的目的滿足接口及算法鏈路的數(shù)據傳輸需要，因此互連特性往往與傳輸特性緊密相關。各種互連技術雖各有不同，但可以根據互連與傳輸?shù)墓残赃M行統(tǒng)一分類，有助于理解并選擇合適的互連技術。表3是根據互連與傳輸?shù)奶匦詫ΜF(xiàn)有主要DSP互連技術的分類總結。圖1~圖4是對典型互連技術實例的圖示。

　　對表3補充說明如下：多點總線為多DSP共享并分時占用，不能多數(shù)據流并發(fā)傳輸。多點主從總線可能有主總線的橋接轉換，例如PCI-HPI的PCI2040（TI）、PCI-Local總線的PCI9054（PLX）。高端FPGA由于其豐富的接口、對幾乎所有互連標準的有效支持、使用的靈活性和高性能的計算處理能力，也會在多DSP的互連中發(fā)揮重要作用。

　　在2003年RapidIO成為ISO/IEC 18372標準之前，還沒有規(guī)范的多DSP互連網絡標準，各廠商推出了多種非標準DSP互連網絡、接口和交換芯片，例如：Solano（Spectrum Signal）、StarFabric（StarGen）、FPDP/sFPDP（ICS/VITA）、RaceWay（Mercury）、SKYChannel（SKY Computer）。RapidIO是在這些技術的基礎上發(fā)展起來的，特別針對高性能DSP或嵌入式系統(tǒng)互連優(yōu)化，其產業(yè)鏈已經基本成熟，并開始逐步取代這些非標準互連技術?？偩€是當總線空閑（其他器件都以高阻態(tài)形式連接在總線上）且一個器件要與目的器件通信時，發(fā)起通信的器件驅動總線，發(fā)出地址和數(shù)據。其他以高阻態(tài)形式連接在總線上的器件如果收到（或能夠收到）與自己相符的地址信息后，即接收總線上的數(shù)據。發(fā)送器件完成通信，將總線讓出（輸出變?yōu)楦咦钁B(tài)）。

       圖1 典型直接互連：鏈式、星型、陣列

                                   圖2 典型多點總線直接互連：對等總線、主從總線

　　　　圖3 典型非網絡間接互連：存儲器中介（雙口、FIFO、共享）、FPGA

　　總結高性能DSP間的數(shù)據傳輸及控制，可以看出，其主要發(fā)展趨勢是：從DSP間的直接互連傳輸→通過中介DSP的間接傳輸→通過分組交換互連網絡的間接傳輸；源DSP和目的DSP的關系從主從關系→對等關系；從DSP軟件主動參與傳輸控制→硬件獨立自主控制傳輸過程，例如sRIO由硬件完成檢錯和重傳；從專有互連傳輸技術→標準互連傳輸技術。

　　圖4 交換網絡互連：直接接入及需要適配器接口轉換

　　系統(tǒng)級設計考慮

　　構建多DSP并行DSP系統(tǒng)時，需要決策解決的系統(tǒng)級問題有：為主數(shù)據路徑選用哪些互連技術與整體拓撲？統(tǒng)一互連還是混合互連技術？直接還是間接互連？如何處理控制、程序配置、管理等的傳輸需求？是否需要區(qū)分數(shù)據平面、控制/配置平面、管理平面？在控制/配置/管理平面內，又應采用何種互連技術與互連拓撲？

　　如何選擇合適的互連技術，設計合理的互連體系結構，應當根據數(shù)字信號處理算法及其在各DSP上的分解、解耦與適配結果，考慮數(shù)據傳遞鏈路在速率、延遲、并發(fā)數(shù)等方面的性能需求，針對已有DSP接口的互連與傳輸特性，滿足系統(tǒng)在控制、配置和管理方面的數(shù)據傳遞需要，滿構建使用靈活性與可擴展性等使用特性上的需要。在工程中設計實際并行處理系統(tǒng)時，一般需要混合使用多種互連傳輸技術與互連拓撲架構。

　　經驗總結

　　在信號處理平面：當多DSP間整體流量不大或需要共享內存且器件支持時，可以使用對等并行總線；當處理過程需要主處理器參與轉移、分配、匯聚或控制時，可以選用主從并行總線；如果DSP不具有網絡接口或網絡為非標準，則需要橋接器件。語音、定時特性明顯的中小數(shù)據量傳輸可以采用McASP、TDM、McBSP等同步串行總線；對網絡數(shù)據可以采用FE、GE的標準網絡。

　　在配置、控制和管理數(shù)據平面，對低速數(shù)據可以采用串行總線如UART、I2C、CAN、UART擴展的RS485等；對于高速傳輸可以采用主從并行總線如PCI、HPI、DSI、UTOPIA等，或采用FE/GE、PCIe、sRIO等網絡互連技術；如果需要通過外部以太網管理系統(tǒng)內部則需要使用FE、GE等通用網絡技術。

　　對于系統(tǒng)的整體互連拓撲，當整體算法鏈路固定且主要為順序傳遞或逐級分解/匯聚或DSP數(shù)量較少時，可以采用兩DSP間點—點直接互連組成的鏈/環(huán)式、樹/星型、二/三維規(guī)則拓撲、Mesh等拓撲結構；當需要中、低性能的多DSP間相互傳輸，可以采用多點總線、FPGA星型、FE/GE的星型網絡拓撲；當需要較多DSP間的高性能互連、算法靈活或需要性能與規(guī)模的線性擴展時，可以使用FPGA或分組交換網絡形成的星型拓撲。

　　結語

　　現(xiàn)代高性能多DSP并行DSP系統(tǒng)一般將采用分平面的混合互連與傳輸技術。高性能多DSP的互連和數(shù)據傳輸將主要是基于低壓差分SerDes的全雙工互連和分組數(shù)據傳輸。當DSP數(shù)量較少時系統(tǒng)級互連將以DSP間的直接互連為主，當DSP數(shù)量較多時將以交換機及交換網絡為中心。多DSP互連的整體發(fā)展趨勢是從局部的差異化互連→全局統(tǒng)一的網絡互連；從直接互連/傳輸→通過中介的間接傳輸→通過互連網絡的間接傳輸；從非標準互連→標準互連；從通用以太網→面向信號處理優(yōu)化的高性能嵌入互連網絡sRIO。