德州儀器全新高效能DSP內(nèi)含三顆1GHz處理器
出處:電子工程世界 發(fā)布于:2011-06-04 15:20:16
德州儀器(TI)推出一款全新高效能多數(shù)字訊號(hào)處理器(DSP)──TMS320C6474,此款產(chǎn)品可降低成本及功耗,并節(jié)省電路板面積,它在單芯片上整合了三顆1GHz TMS320C64x+,可協(xié)助設(shè)計(jì)人員將多個(gè)DSP整合于單一電路板,以滿足高效能執(zhí)行需求。
由于整合了三顆1GHz,TMS320C6474可提供3GHz的原始DSP效能,并較分離式處理解決方案節(jié)省1/3功耗,而DSP成本也可降低2/3。C6474可為目前采用DSP的客戶提供重要的系統(tǒng)整合,充分滿足通訊基礎(chǔ)設(shè)備、醫(yī)療影像、軍事通訊以及工業(yè)視覺檢驗(yàn)終端設(shè)備與相關(guān)市場的需求。
C6474的處理能力為24,000 MMACS (16位)或48,000 MMACS(8位)。除支持極高效能外,現(xiàn)有設(shè)計(jì)團(tuán)隊(duì)還可透過C6474立即為多芯片系統(tǒng)解決方案有效降低成本、功耗及面積,因?yàn)榇丝町a(chǎn)品與TMS320C6452及TMS320C6455等以C64x+為基礎(chǔ)的單DSP原始碼完全兼容,并同時(shí)與以TMS320C64x為基礎(chǔ)的TMS320C641x系列組件完全兼容。
C6474采用65nm制程,因此可實(shí)現(xiàn)高系統(tǒng)集成度,使C6474可采用23mm x 23mm的球門陣列(BGA)封裝,且產(chǎn)品尺寸與TI目前采用90nm的單DSP解決方案相同。
以C6474為基礎(chǔ)的解決方案可為需滿足嚴(yán)峻功率預(yù)算的設(shè)計(jì)團(tuán)隊(duì)提供有效協(xié)助。舉例而言,為滿足25瓦特(W)的功率預(yù)算要求,設(shè)計(jì)人員不能采用超過8顆1GHz TMS320C6455單DSP,每顆DSP的功耗約為3W,系統(tǒng)的整體原始效能為8GHz。
此外,C6474采用TI的SmartReflex技術(shù),可透過TI深次微米制程技術(shù)大幅降低芯片層次漏電。此技術(shù)結(jié)合多種智能型適應(yīng)性軟硬件特性,可根據(jù)組件的工作狀態(tài)、工作模式及處理與溫度變化等,動(dòng)態(tài)控制電壓、頻率及功耗。
TI提供包含電源管理、數(shù)據(jù)轉(zhuǎn)換器、放大器、頻率以及RF解決方案的完整訊號(hào)鏈解決方案,可簡化設(shè)計(jì)并加速產(chǎn)品上市時(shí)程。TI PTH08T240F非隔離式DC/DC電源模塊可于滿足C6474電壓容差要求的同時(shí),大幅降低外部輸出電容至3,000μF,并與TI SmartReflex技術(shù)兼容。將有助于C6474設(shè)計(jì)人員簡化電源系統(tǒng)設(shè)計(jì),并實(shí)現(xiàn)電源效能與效率。
TI并提供一套軟件除錯(cuò)平臺(tái),協(xié)助客戶進(jìn)行C6474的開發(fā)工作。C6474評(píng)估模塊(EVM)包含兩顆C6474處理器、一顆與EMAC相連結(jié)的高速DSP、AIF及SRIO SERDES接口,以及Orcad與Gerber等設(shè)計(jì)檔案。此外,C6474 EVM并提供具有XDS560仿真器的JTAG接頭,及電路板專用的Code Composer Studio 整合式開發(fā)環(huán)境。
VirtualLogix還推出針對(duì)C6474的VLX。VLX Real-Time Virtualization軟件可使TI的DSP平臺(tái)在無須添加專用處理器的情況下采用TI DSP/BIOS,同時(shí)執(zhí)行傳統(tǒng)DSP任務(wù)及VirtualLogix Linux,讓系統(tǒng)可快速采用并整合通用進(jìn)階網(wǎng)絡(luò)或控制功能。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應(yīng)用實(shí)踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實(shí)時(shí)執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應(yīng)用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號(hào)完整性2022/9/26 16:45:38
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









