開關(guān)電流（Switched Current, SI）技術(shù)是20世紀(jì)80年代末提出的一門完全采用數(shù)字CMOS工藝技術(shù)的模擬取樣數(shù)據(jù)信號(hào)處理技術(shù)，它利用MOS晶體管在其柵極開路時(shí)通過存儲(chǔ)在柵極氧化電容上的電荷維持其漏極電流。開關(guān)電流技術(shù)不需要線性電容和高性能的運(yùn)算放大器，可與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容，而且，它還具有低電壓、高速、寬帶、小面積等優(yōu)點(diǎn)，自問世以來就引起了國內(nèi)外相關(guān)學(xué)者的高度關(guān)注，并得到了較快發(fā)展。開關(guān)電流技術(shù)是繼開關(guān)電容技術(shù)之后的一種新的模擬取樣數(shù)據(jù)信號(hào)處理技術(shù)，同時(shí)也是數(shù)字/模擬混合集成VLSI實(shí)現(xiàn)的一個(gè)重要發(fā)展方向。在開關(guān)電流電路的測(cè)試方面幾乎是空白，現(xiàn)有的模擬電路測(cè)試方法并不適合開關(guān)電流電路。

　　1開關(guān)電流基本功能塊

　　1.1 電流存儲(chǔ)單元

　　電流存儲(chǔ)單元主要利用MOS管柵電容的電荷存儲(chǔ)效應(yīng)來實(shí)現(xiàn)電流存儲(chǔ)功能。圖1所示電路，TS1，TS2，TS3是由MOS管構(gòu)成的開關(guān)，受互補(bǔ)時(shí)鐘信號(hào)φ1，φ2的控制。在采樣相φ1（處于高電平時(shí)），TSl，TS3閉合，TS2打開，對(duì)T1管柵源電容充電，建立電壓Vgs，使流過T1管的電流Id=J+Jin；在保持相φ2（處于高電平時(shí)），TS1，TS3打開，TS2閉合，理想情況下，T1管柵電容Cgs無放電回路，因而Vgs保持不變，流過T1管的電流保持不變，Iout=－Iin,實(shí)現(xiàn)了電流存儲(chǔ)功能。

　　1.2延遲單元

　　延遲單元包含兩個(gè)級(jí)聯(lián)的單晶體管電流存儲(chǔ)單元和一個(gè)為取得全時(shí)鐘周期輸出信號(hào)而附加的任選附件輸出級(jí)。在時(shí)鐘周期的φ2相（跟圖1相同），輸入信號(hào)電流i（n－1）與晶體管T1中的個(gè)偏置電流相加。在下一個(gè)時(shí)鐘周期（n）的φ1相，T1保持電流J+i（n－1），并且在第二個(gè)電流存儲(chǔ)器T2中取樣輸出電流－i（n－1）。在時(shí)鐘周期（n）的φ2相，T2保持電流J－i（n－1），而輸出電流io1（n）=i（n－1）。在時(shí)鐘周期（n）的φ1相和φ2相期間，任選級(jí)輸出電流io2保持在i（n－1）。

　　1.3積分器模塊

　　同相無耗積分器的傳遞函數(shù)為：

　　式中有3項(xiàng)，項(xiàng)對(duì)應(yīng)于具有增益常數(shù)a/T的無耗連續(xù)時(shí)間同相積分器的頻率響應(yīng)；第二項(xiàng)（wT/2）/sin（wT/2）是取樣數(shù)據(jù)積分器與理想響應(yīng)的偏差；第三項(xiàng)e-jwT/2是剩余相位滯后。

　　1.4 微分器模塊

　　反相微分器的傳遞函數(shù)為：

　　式中，aT是增益常數(shù)，sin（wT/2）/（wT/2）是取樣數(shù)據(jù)微分器響應(yīng)與理想情況的偏差，e-jwT/2是剩余相位滯后。

　　2開關(guān)電流的誤差

　　2.1 影響故障診斷的誤差

　　在SI電路中，各MOS管基本上是序貫的，電路中任何一處出現(xiàn)的故障都會(huì)序貫地通過電路，以電流監(jiān)測(cè)為基礎(chǔ)的模擬電路測(cè)試是通過比較已知的良好源和被測(cè)器件的電流特征標(biāo)記進(jìn)行判斷。

　　SI電路屬于模擬電路，他的元件參數(shù)具有很大的離散性，即具有容差，由于"容差"事實(shí)上就是輕微的"故障"，其影響往往可與一個(gè)或幾個(gè)元件的"大故障"等效，因此導(dǎo)致實(shí)際故障的模糊性，而無法惟一定位實(shí)際故障的物理位置。

　　SI電路的非理想性能主要是失配誤差，輸出一輸入電導(dǎo)比誤差，調(diào)整誤差，電荷注入誤差，噪聲誤差，而限制故障診斷和靈敏度的誤差主要是由于有限的電導(dǎo)和電荷注入引起的[1-4]。

　　2.2 電荷注入誤差

　　對(duì)圖1所示SI存儲(chǔ)單元，電荷注入誤差主要是由于開關(guān)晶體管TS3在關(guān)斷時(shí)（時(shí)鐘的下降沿），存儲(chǔ)在該晶體管的溝道和襯底中的電荷流入存儲(chǔ)晶體管T1柵源電容，導(dǎo)致Vgs變化所致。該電荷通過兩種途徑流入T1管的柵：通過溝道流入或通過柵源或柵漏重疊電容的饋通方式流入。

　　設(shè)流人T1柵源電容的電荷電量為△Q，他是開關(guān)管TS3的柵襯底和柵源漏重疊電容所存儲(chǔ)的總電荷的一部分，由他引起的柵源電壓變化為△Verr，誤差電流為△Ierr。設(shè)C為柵源等效電容，就有△Verr=△Q／C，則：

　　△Ierr=gm*△Verr

　　顯然，gm，△Verr同輸入電流和輸出誤差電流存在一定的關(guān)系。

　?。?）開關(guān)管TS3在關(guān)斷期間所產(chǎn)生的電荷量是同其柵和源漏的電位差有關(guān)的，而TS3源漏電位的大小受輸入信號(hào)的影響，即這部分電荷注入誤差與信號(hào)有關(guān)；

　　（2）作為T1管的跨導(dǎo)gm，其非線性的特點(diǎn)（I-V特性為平方關(guān)系）導(dǎo)致了輸出電流偏差。尤其是當(dāng)輸入信號(hào)較大時(shí)，偏差尤其嚴(yán)重，如圖5所示。

　　因此，與信號(hào)無關(guān)的△Q將被轉(zhuǎn)化為與信號(hào)相關(guān)的△I。盡管該誤差與信號(hào)的大小有關(guān)，但追根究底，他是由晶體管的非線性造成的，因此被稱為與信號(hào)無關(guān)的電荷注入誤差。所以，在對(duì)電路進(jìn)行改進(jìn)時(shí)，只要有效地抑制由△Q引起的△Verr，就能避開這個(gè)問題。因?yàn)槿簟鱒err=0，gm的大小對(duì)輸出電流不產(chǎn)生任何影響。

　　以上分析表明，與信號(hào)有關(guān)的電荷注入誤差是SI電路問題難以解決的根源。在高速電路的應(yīng)用中，由于要求存儲(chǔ)管的跨導(dǎo)盡可能地大，柵積累電容盡可能地小，由△Ierr=gm*（△Q/C）可知，這將導(dǎo)致更大的電荷注入誤差。

　　3故障模型

　　在晶體管中有兩種故障存在，一種是引起晶體管完全斷路或短路/橋接的嚴(yán)重故障；另一種是產(chǎn)品未完全損壞，而是有缺陷，初可能（或不可能）引起功能問題，使用的故障模型如圖6所示，根據(jù)開關(guān)斷開或閉合，能將其分成4種不同的嚴(yán)重故障：柵源短路（GSS）；柵源短路（GDS）；漏極開路（DOP）；源極開路（SOP）。

　　SI電路就是由第二節(jié)所述的存儲(chǔ)單元、延遲單元、積分器、微分器組成，構(gòu)成了濾波器、A/D和D/A轉(zhuǎn)換器、一般信號(hào)處理等，他的結(jié)構(gòu)可用圖7表示。

　　一個(gè)無故障源的SI電路，對(duì)應(yīng)于某個(gè)規(guī)定的激勵(lì)電流產(chǎn)生一個(gè)"標(biāo)準(zhǔn)電流"，然后用圖6的故障模型去模擬該電路中的故障。每個(gè)可能的故障依次注入被測(cè)電路的每個(gè)晶體管，再用規(guī)定的測(cè)試激勵(lì)電流進(jìn)行激勵(lì)，可找到被測(cè)電路的"測(cè)試電流"。從理論上講，如果該電流為非零值，則被測(cè)電路有故障。同時(shí)，對(duì)應(yīng)不同的"誤差電流"，可確定故障發(fā)生在電路的某個(gè)模塊中。這有些過分簡單化，因?yàn)镾I的非理想性能、仿真模型的不準(zhǔn)確性、對(duì)測(cè)試電路有不利影響的外界條件的變化等，都可能使誤差電流不為零值，或出現(xiàn)交叉，致使不能惟一定位故障發(fā)生的模塊。

　　4 結(jié) 語

　　對(duì)開關(guān)電流電路進(jìn)行故障診斷的難點(diǎn)在于：

　?。?）實(shí)際電路，由于SI的非理想性能，難以確定標(biāo)準(zhǔn)電流的值，就不好區(qū)分電路是否有故障；

　?。?）模擬仿真，對(duì)含故障模型的SI電路進(jìn)行PSpice仿真時(shí)，仿真結(jié)果很不理想，難以用于故障診斷，這可能是由于MOS管的PSpice模型不夠的原因。對(duì)SI電路，還可以用Hspice，Asiz進(jìn)行仿真，這是以后研究的重點(diǎn)。這樣就可以讓系統(tǒng)更加的，失誤也會(huì)越來越少，這樣有利于以后的工作。