CEVA發(fā)布首款針對(duì)可授權(quán)DSP的優(yōu)化工具鏈
出處:EEWORLD 發(fā)布于:2011-06-02 12:19:59
CEVA推出首款針對(duì)可授權(quán)DSP的基于C語(yǔ)言的應(yīng)用程序優(yōu)化工具鏈。該應(yīng)用優(yōu)化器 (Application Optimizer) 包括于CEVA-ToolBox 軟件開發(fā)環(huán)境套件內(nèi)供貨,可以讓應(yīng)用開發(fā)人員完全以C語(yǔ)言級(jí)輕易開發(fā)CEVA DSP軟件,不需要任何手寫的匯編語(yǔ)言,顯著提高了 SoC 設(shè)計(jì)的總體性能并縮短其設(shè)計(jì)周期。

較其它可授權(quán)解決方案具有顯著的性能優(yōu)勢(shì)
加入了應(yīng)用優(yōu)化器后,CEVA DSP內(nèi)核的開發(fā)環(huán)境獲得顯著增強(qiáng),并可大大簡(jiǎn)化軟件開發(fā)流程,提高目標(biāo)應(yīng)用程序的性能。以使用標(biāo)準(zhǔn)窄帶自適應(yīng)多速率壓縮 (AMR-NB) 的C語(yǔ)言語(yǔ)音編碼器為例,CEVA-X1622 DSP內(nèi)核在編譯現(xiàn)成可用的代碼 (差幀幅及流) 時(shí),僅需19 MHz速率;而其它的可授權(quán)解決方案卻需要高45% 以上的速度,才能編譯同樣的現(xiàn)成代碼。

*這些數(shù)字以差幀幅和流為基礎(chǔ),使用標(biāo)準(zhǔn)的ITC/3GPP C參考代碼
** AMR-WB 使用8.85Kbps的比特率
大幅縮短軟件開發(fā)時(shí)間
隨著現(xiàn)代 SoC 架構(gòu)設(shè)計(jì)的復(fù)雜性不斷增加,嵌入式軟件開發(fā)的重?fù)?dān)給 IC 供應(yīng)商帶來(lái)了艱巨的挑戰(zhàn),針對(duì)特定多元化系統(tǒng)架構(gòu)編寫和優(yōu)化軟件的工作,成為了設(shè)計(jì)過程的瓶頸。利用應(yīng)用優(yōu)化器工具鏈,結(jié)合CEVA-ToolBox? 開發(fā)環(huán)境中的其它重要組件,能夠把軟件設(shè)計(jì)流程轉(zhuǎn)到純C語(yǔ)言,并可降低對(duì)設(shè)計(jì)工程師在專用架構(gòu)方面的知識(shí)水平的要求。
據(jù)市場(chǎng)研究機(jī)構(gòu)Forward Concepts公司總裁兼創(chuàng)始人Will Strauss表示:“由于當(dāng)今芯片設(shè)計(jì)的高度集成化,加上這些先進(jìn)處理器的編程復(fù)雜性不斷提高,開發(fā)工具已成為DSP選擇的關(guān)鍵考慮因素。針對(duì)CEVA DSP內(nèi)核而增加的全面端到端C 語(yǔ)言級(jí)軟件優(yōu)化工具鏈,可為設(shè)計(jì)DSP應(yīng)用程序的客戶提供重要優(yōu)勢(shì),避免冗長(zhǎng)繁瑣且費(fèi)時(shí)的匯編級(jí)優(yōu)化工作?!?/P>
應(yīng)用優(yōu)化器的主要組件包括:
◆ 項(xiàng)目建立優(yōu)化器 (Project build optimizer):創(chuàng)建經(jīng)優(yōu)化的建立配置,根據(jù)客戶應(yīng)用與真實(shí)的系統(tǒng)條件,仿真和剖析多種應(yīng)用場(chǎng)景
◆ DSP 及通信軟件庫(kù):C可呼叫 (C-callable) 匯編的優(yōu)化功能,大大提升DSP及通信應(yīng)用的性能,并縮短開發(fā)時(shí)間
◆ 應(yīng)用剖析器 (Application Profiler):一個(gè)周期的C語(yǔ)言級(jí)應(yīng)用程序及存儲(chǔ)器子系統(tǒng)剖析器
◆ 基于評(píng)分的編譯:現(xiàn)成可用的C代碼與經(jīng)優(yōu)化匯編的代碼,二者比值小于1:1.5
應(yīng)用優(yōu)化器的其它重要組件還有:鏈接后 (post linker) 優(yōu)化器、便于算法 (如MATLAB) 移植的調(diào)試器連接,以及測(cè)試環(huán)境自動(dòng)控制。
開發(fā)工具和支持
CEVA的DSP內(nèi)核備有強(qiáng)大的開發(fā)環(huán)境的支持,包括軟件開發(fā)工具、開發(fā)板、軟件系統(tǒng)驅(qū)動(dòng)器和RTOS。這個(gè)開發(fā)環(huán)境是CEVA自1991年推出首款DSP內(nèi)核以來(lái),數(shù)千人一年工作量所累積之技術(shù)經(jīng)驗(yàn)的結(jié)晶。CEVA的工具和技術(shù)支持已獲世界各地?cái)?shù)以千計(jì)的工程師使用,生產(chǎn)采用CEVA技術(shù)的芯片,至今為止付運(yùn)了超過10億片芯片。這些開發(fā)工具可以在Windows、Solaris 和 Linux操作系統(tǒng)上運(yùn)行,并由世界各地的客戶服務(wù)團(tuán)隊(duì)提供支持。此外,CEVA DSP內(nèi)核還獲得CEVA 和CEVAnet第三方開發(fā)團(tuán)體提供的廣泛的算法和應(yīng)用支持。
關(guān)于 CEVA
CEVA公司總部位于美國(guó)加利福尼亞州圣何塞,是向移動(dòng)手機(jī)、便攜和消費(fèi)電子市場(chǎng)提供硅知識(shí)產(chǎn)權(quán) (SIP) DSP內(nèi)核和平臺(tái)解決方案的授權(quán)廠商。CEVA的IP系列包括面向多媒體、音頻、分組語(yǔ)音 (VoP) 、藍(lán)牙 (Bluetooth) 和串行 ATA (SATA) 的廣泛全面的平臺(tái)解決方案,以及各式各樣的可編程 DSP 內(nèi)核和針對(duì)多個(gè)市場(chǎng)的不同性價(jià)比子系統(tǒng)。2008年,CEVA 的 IP 在3億多個(gè)系統(tǒng)設(shè)備上使用。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應(yīng)用實(shí)踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實(shí)時(shí)執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應(yīng)用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號(hào)完整性2022/9/26 16:45:38
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









