論述CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用
出處: 微計算機信息 發(fā)布于:2011-06-10 19:25:48
1 引言
數(shù)字圖像處理技術(shù)是計算機圖形深入應(yīng)用和高層應(yīng)用的一個極其廣泛的領(lǐng)域,它把來自照相機、攝像機或者傳真掃描裝置、醫(yī)用CT機、x光機等的圖像,經(jīng)過數(shù)學(xué)變換后得到數(shù)字圖像信息,再由計算機進行編碼、濾波、增強、復(fù)原、壓縮、存儲等處理,產(chǎn)生可視圖像,這種技術(shù)稱為圖像處理(Image Processing)。圖像處理技術(shù)在通信科學(xué)、生產(chǎn)與管理、多媒體技術(shù)、高清晰度電視、醫(yī)用圖像處理、商品電子化、目標跟蹤等領(lǐng)域得到了廣泛的應(yīng)用。在通信事業(yè)上,傳統(tǒng)的圖像信息傳輸是以模擬圖像信號形式出現(xiàn)的。為了提高信息傳輸?shù)馁|(zhì)量和速度,近來數(shù)字圖像信號處理與傳輸技術(shù)正在迅猛發(fā)展,并逐步取代傳統(tǒng)的模擬信號處理與傳輸技術(shù)。目前,“信息高速公路”成了發(fā)達國家的熱門課題,其中數(shù)字圖像處理技術(shù)則成為它的極其重要的部分。而且,數(shù)字圖像處理技術(shù)還與當前乃至21世紀的一些關(guān)鍵電子技術(shù)及電子產(chǎn)品密切相關(guān)。針對這種發(fā)展的趨勢,本文設(shè)計了一種基于CPLD和DSP器件的多分辨率圖像采集處理系統(tǒng),重點介紹了CPLD在采集過程中邏輯控制的靈活應(yīng)用。
2 系統(tǒng)方案設(shè)計
根據(jù)系統(tǒng)要求,采取了獨立采集法,采用專用圖像采集芯片自動完成圖像的采集,除了對采集模式進行設(shè)定外,處理器不參與采集過程,這種方法的特點是不占用CPU的時間、實時性好、適合活動圖像的采集。系統(tǒng)設(shè)計流程如下:DSP發(fā)開始采集指令,A./D開始采集,將A/D輸出的控制、狀態(tài)信號接入CPLD,由CPLD控制將轉(zhuǎn)換后的數(shù)字信號存儲到高速大容量SRAM(ODD和EVEN)中,直到一幀圖像數(shù)據(jù)存儲完畢后,其間CPLD產(chǎn)生SRAM地址、SRAM讀寫信號、中斷信號、總線切換信號等等;CPLD交出總線控制權(quán),DSP占用總線從SRAM中讀出圖像數(shù)據(jù)進行處理。限于篇幅,本文重點介紹CPLD在數(shù)據(jù)采集中的靈活設(shè)計。系統(tǒng)結(jié)構(gòu)如下圖所示:

圖1 系統(tǒng)結(jié)構(gòu)框圖
3 系統(tǒng)硬件設(shè)計
本系統(tǒng)DSP采用TI公司生產(chǎn)的54x系列中的TMS320VC5416,CPLD是ALTERA公司MAX7000系列中的EPM7128A。A/D芯片選用飛利浦公司出品的SAA7111A視頻A/D轉(zhuǎn)換芯片,這里利用DSP多通道緩沖串行口McBSP來模擬I2C總線時序?qū)AA7111A進行初始化。
3.1 數(shù)據(jù)采集的邏輯功能設(shè)計
本設(shè)計方案通過利用CPLD控制視頻采集芯片SAA7111A實現(xiàn)行、場數(shù)據(jù)延時,并分奇、偶場數(shù)據(jù)分離存放,DSP選擇讀取采集到的奇、偶場數(shù)據(jù)統(tǒng)一或分別進行處理,從而得到多分辨率圖像數(shù)據(jù)。垂直同步信號VREF的兩個正脈沖之間為掃描一幀(幀掃描方式)或一場(場掃描方式)的定時,即完整的一幀或一場圖像在兩個正脈沖之間掃描完。水平同步信號HREF為掃描該幀或該場圖像中各行象素的定時,即高電平時為掃描一行象素的有效時間。若當前圖像窗口大小為640×480,則在VREF兩個正脈沖之間有480個HREF的正脈沖,即480行;在每個HREF正脈沖期間有640個LLC2正脈沖,即每行640個象素,即VREF、HREF、LLC2這三個同步信號之間的關(guān)系。
邏輯功能設(shè)計大體分為以下幾個部分:DSP與CPLD的總線切換邏輯;場延遲部分(HREF的下降沿進行計數(shù)器設(shè)計);LLC2控制的SRAM地址產(chǎn)生部分;SRAM片選信號、寫信號以及同步時鐘選擇時序控制部分。其中CPLD和DSP之間的總線管理是設(shè)計中的難點。圖像采集時序如下圖所示。

圖2 圖像采集時序圖
具體描述如下:置低DSP的XF引腳產(chǎn)生START采集啟動信號,它向CPLD發(fā)出圖像采集命令,當VS上升沿來臨時,如果RTS0為低電平,則表明是奇場即將到來,產(chǎn)生ODD高電平信號,對ODD取反再與DSP輸出的nPS相或后用作SRAM (ODD)的片選信號CS_ODD。如果RTS0為高電平,則表明偶場即將到來,產(chǎn)生EVEN高電平信號,對EVEN取反再與DSP輸出的nPS相或后用作SRAM (EVEN)的片選信號CS_EVEN,場延遲仍然利用行同步參考信號HREF進行計數(shù)器設(shè)計(HREF<240)來實現(xiàn),場延遲結(jié)束時,置高HREF145信號,有效圖像數(shù)據(jù)采集開始接受。奇、偶場圖像存儲器采用了ISSI公司的l0ns級256K×16高速SRAM,LLC2時鐘為13. 5MHz,即每個像素時鐘大約為74.1ns,每一個LLC2脈沖產(chǎn)生SRAM地址,相對于SRAM的10ns級的讀寫周期來說完全可以滿足要求。利用LLC2(約13.5MHz)時鐘進行寫邏輯時序控制設(shè)計如下圖所示:

圖3 RAM(ODD,EVEN)寫信號時序圖
如果在處理完一幀圖像后再采集下一幀時,圖像數(shù)據(jù)已經(jīng)進入了偶場或奇場,此時若開放圖像采集,由于不是從圖像頭開始采集,所采圖像將不完全,因此需要確定圖像采集開始的基準。這里設(shè)計只在RTS0的上升沿才檢測圖像采集開始信號是否產(chǎn)生,這樣每幀圖像只在RTS0的上升沿才開始采集,即每次都從偶場開始,這樣就避免了圖像數(shù)據(jù)的混亂,保證圖像的開始基準。因此,考慮將SAA7111A輸出的VPO[15:0]也作為CPLD的輸入信號,在CPLD里通過延時作同步處理后再連接到SRAM的數(shù)據(jù)線上,這樣就可以滿足時序要求使數(shù)據(jù)寫入正確的地址。
3.2 總線邏輯切換設(shè)計
在前面提到了CPLD和DSP之間的總線切換管理是設(shè)計中的難點,在數(shù)據(jù)采集過程CPLD必須掌握總線控制權(quán),切換到數(shù)據(jù)處理過程DSP必須掌握總線控制權(quán)。為了解決這個無縫切換問題,這里充分利用DSP的保持請求信號nHOLD和保持響應(yīng)信號nHOLDA來協(xié)調(diào)總線切換。
通過置DSP的XF引腳為低電平,告訴CPLD開始控制SAA7111A進行圖像采集。在DSP_XF連接到CPLD為高電平(DSP_XF初始狀態(tài)應(yīng)該為低電平)時,CPLD產(chǎn)生DSP_ HOLD總線請求切換信號,該信號連接到DSP的nHOLD引腳請求DSP進入保持狀態(tài),在3個機器周期后DSP做出響應(yīng):產(chǎn)生nHOLDA低電平信號到CPLD,而且外部數(shù)據(jù)總線、外部地址總線和控制總線都變成高阻態(tài)。當DSP將處理后的一幀數(shù)據(jù)傳輸?shù)缴衔粰C完成后,再次置低XF腳告訴CPLD可以開始采集下一幀了,CPLD產(chǎn)生DSP_ HOLD使DSP進入保持狀態(tài),外部數(shù)據(jù)總線、外部地址總線和控制總線又都變成高阻態(tài),CPLD掌握總線控制權(quán)。如此往復(fù)下去即可以解決DSP與圖像采集模塊的總線沖突問題,正確的切換總線邏輯保證了可以循環(huán)采集圖像進行處理。
3.3 CPLD邏輯功能仿真驗證
通過利用CPLD控制視頻A/D芯片SAA7111A的圖像采集過程,并利用SAA7111A的輸出狀態(tài)信號來控制CPLD實現(xiàn)圖像數(shù)據(jù)儲存、時序控制、地址譯碼等功能。這樣很好地協(xié)調(diào)了行、場參考及同步信號、像素時鐘、SRAM讀寫信號和DSP控制信號之間的時序關(guān)系,保證了對SRAM讀寫操作時各信號的時序配合,很好的解決了行、場延時問題,使圖像分辨率從720×625過渡到640×480,并且正確生成SRAM寫地址,DSP中斷信號以及總線切換信號的產(chǎn)生。
仿真結(jié)果如下所示:

圖4 循環(huán)采集處理仿真圖
上面的循環(huán)采集處理仿真圖就是實際系統(tǒng)工作時采集模塊中各個信號的時序邏輯關(guān)系。從仿真圖可以看出通過對CPLD的編程實現(xiàn)了多點的行、場延時,奇偶場分離存放,得到多分辨率的圖像數(shù)據(jù),及DSP中斷產(chǎn)生、邏輯總線切換信號、下一幀的開始觸發(fā)信號、奇偶場對齊信號等都能滿足系統(tǒng)時序要求。采集一幀640×480的圖像約需22.75ms,可以滿足實時性的要求。
4 結(jié)語
本文設(shè)計了一種基于CPLD的多分辨率圖像采集系統(tǒng),經(jīng)過大量仿真和電路板調(diào)試,證明該方案靈活有效,能夠在工業(yè)監(jiān)測、醫(yī)療診斷等圖像實時采集領(lǐng)域得到廣泛應(yīng)用。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應(yīng)用實踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實時執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應(yīng)用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號完整性2022/9/26 16:45:38
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









