雖然5V電源邏輯在很多應(yīng)用中仍很常見，但大多數(shù)FPGA都支持3.3V以及更低的接口電平。FPGA應(yīng)用說明通常建議，當把一只FPGA連接到較高電壓電平時，F(xiàn)PGA的I/O塊中要用PCI（外設(shè)部件互連）總線箝位二極管，并外接一只串聯(lián)限流電阻，以防止損壞FPGA（圖1）。PCI箝位二極管會將電壓限制在不致?lián)p壞輸入端的電平，而電阻則將電流限制在一個不會損害PCI箝位二極管的安全水平。這種方案在低速信號的設(shè)計中工作良好。

圖1 工程師一般通過一只串聯(lián)電阻，將5V邏輯電平接到FPGA上 

　　不過，當將此方案用于較高速率信號時，寄生RC濾波器的效應(yīng)就會使信號失真（圖2）。FPGA應(yīng)用說明中的電路需要做個變動，無需重新設(shè)計PCB（印刷電路板）就可以完成這個變動。本例用一只齊納二極管替代了電阻，用于轉(zhuǎn)換信號電平，而不會造成明顯的失真（圖3）。齊納二極管與PCI箝位二極管和內(nèi)部上拉電阻一起工作，設(shè)定了輸入端的電壓電平。

圖2 寄生RC濾波器會減緩信號的邊緣

圖3 用齊納二級管代替電阻，以失真轉(zhuǎn)換電平

　　要設(shè)定輸入端的靜態(tài)電平，必須使能FPGA的內(nèi)部上拉電阻，以防止當輸入端持續(xù)為高時，PCI箝位二極管被過度驅(qū)動。上拉電阻的電流小于齊納二極管的額定電流。另外，低壓齊納二極管的雪崩IV（電流-電壓）曲線中還有圓滑的“拐點”（knee）。

　　此曲線表明齊納電壓低于額定值，因此需要使用一個較高電壓的齊納二極管。二極管還應(yīng)有小的電容。Comchip公司的CZRU52C3是一只3V的齊納二極管，它能正常工作，使電路電壓降低2V（圖4）。

圖4 示波器圖形表示信號有過沖

圖5 脈沖前沿的小過沖不會損及FPGA的輸入端

　　齊納二極管中的某些寄生效應(yīng)會給波形帶來其他失真。二極管有寄生電容，它使二極管開始看似與5V驅(qū)動器的信號沿有一個短路。FPGA管腳會看到一個大約10 ns的高壓過沖，快速地衰減到輸入腳的額定電平。管腳電容與下拉電阻的RC時間常數(shù)產(chǎn)生一個到終值的較慢下降，速率由齊納二極管和下拉電阻所決定。圖5給出了前沿的詳圖。