DD2內(nèi)存標(biāo)準(zhǔn)介紹

    DDR2/DDR II（Double Data Rate 2）SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)的不同就是，雖然同是采用了在時(shí)鐘的上升/下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（即：4bit數(shù)據(jù)讀預(yù)取）。換句話說(shuō)，DDR2內(nèi)存每個(gè)時(shí)鐘能夠以4倍外部總線的速度讀/寫(xiě)數(shù)據(jù)，并且能夠以?xún)?nèi)部控制總線4倍的速度運(yùn)行。

　　由于DDR2標(biāo)準(zhǔn)規(guī)定所有DDR2內(nèi)存均采用FBGA封裝形式，而不同于目前廣泛應(yīng)用的TSOP/TSOP-II封裝形式，F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來(lái)頻率的發(fā)展提供了堅(jiān)實(shí)的基礎(chǔ)?；叵肫餌DR的發(fā)展歷程，從代應(yīng)用到個(gè)人電腦的DDR200經(jīng)過(guò)DDR266、DDR333到今天的雙通道DDR400技術(shù)，代DDR的發(fā)展也走到了技術(shù)的極限，已經(jīng)很難通過(guò)常規(guī)辦法提高內(nèi)存的工作速度；隨著Intel處理器技術(shù)的發(fā)展，前端總線對(duì)內(nèi)存帶寬的要求是越來(lái)越高，擁有更高更穩(wěn)定運(yùn)行頻率的DDR2內(nèi)存將是大勢(shì)所趨。以下將分析DDR1 和 DDR2之間的主要差別。

　　電源

　　隨著行業(yè)應(yīng)用的發(fā)展，DDR2-DRAM的芯核和數(shù)據(jù)輸入/輸出工作電壓都已降至1.8V,而DDR1-SDRAM 的工作電壓還保留在2.5V.因此，在相同的工作頻率下，前者的功耗比后者要低很多，所以可以留出余地給更高的工作頻率。另外，4 bit 數(shù)據(jù)預(yù)取可進(jìn)一步降低功耗。在DDR1中，只從內(nèi)存芯核中讀取或?qū)懭雰山M數(shù)據(jù)，而在 DDR2中，將同時(shí)處理四組數(shù)據(jù)。因此，其內(nèi)部數(shù)據(jù)總線需要加倍，但其好處是內(nèi)存只需以DDR1一半的內(nèi)部頻率工作，即 DDR2-400芯核的內(nèi)部工作頻率可以和 DDR1-200的一樣。

　　封裝

　　DDR1產(chǎn)品有TSOP 和BGA兩種封裝方式，而DDR2只有BGA封裝方式。這是為了讓產(chǎn)品在較高的頻率下工作，而且BGA 比傳統(tǒng)的TSOP封裝有較低的寄生阻抗值。在外接引腳方面也將不同，因?yàn)?DDR2內(nèi)存會(huì)多出一些引腳。目前業(yè)界正在開(kāi)發(fā)一種堆棧式的 BGA 封裝方案，將使內(nèi)存模塊的密度更高。

　　BGA 封裝本身就具備較低的寄生阻抗值，可使系統(tǒng)獲得更好的邊際效能，系統(tǒng)可在更高的內(nèi)存速度下運(yùn)作。相對(duì)于其它的解決方案，英飛凌BGA封裝采用了傳統(tǒng)的焊接技術(shù)，將管芯上的連接點(diǎn)與層壓基板上的銅質(zhì)線路做電氣連接。與標(biāo)準(zhǔn)的TSOP相比，此種方式的 BGA封裝，可減小63 %的面積。為獲取高密度的內(nèi)存條，傳統(tǒng)的TSOP芯片往往需要堆疊起來(lái)，而采用BGA封裝的芯片，只要以平面架構(gòu)，就可獲得1 GB的內(nèi)存模塊。

　　溫度范圍

　　在傳統(tǒng)上，DRAM的工作溫度被定義為周邊環(huán)境溫度 （0 至70℃）。而DDR2裝置的溫度，是以外殼溫度為基準(zhǔn)來(lái)界定其工作溫度的范圍，只要放置一個(gè)溫度感應(yīng)裝置在 DRAM封裝的外殼表面，即可測(cè)量其溫度。DDR2 SDRAM的工作溫度一般都在0 至95℃，但在 85 至 95℃的范圍之間有一些限制，這與內(nèi)存為保存數(shù)據(jù)的動(dòng)態(tài)刷新動(dòng)作有關(guān)。

　　其它差別

　　與 DDR1比較，DDR2具有差分?jǐn)?shù)據(jù)選通脈沖的選擇。在DDR2中，可以通過(guò)控制位于擴(kuò)展模式寄存器中的四個(gè)位來(lái)選擇單端 （DQS） 或差分?jǐn)?shù)據(jù)選通脈沖 （DQS,  DQS\）。甚至在讀取和寫(xiě)入的動(dòng)作上都可以選擇不同的數(shù)據(jù)選通脈沖（RDQS, RDQS\, DQS, DQS\）。

　　在DDR2中增加了兩個(gè)擴(kuò)展模式寄存器 （EMRS（2） 和 EMRS（3））。通常是"空"的狀態(tài)，但在加電時(shí)，寄存器的值必需被設(shè)置為"0",以配合未來(lái)的增強(qiáng)功能和產(chǎn)品的變化。不過(guò)，在DDR1標(biāo)準(zhǔn)中的某些功能特性和項(xiàng)目，將不會(huì)出現(xiàn)在DDR2的標(biāo)準(zhǔn)中。新的標(biāo)準(zhǔn)已不支持Burst stop 指令以及 Precharge 指令的任意中斷， Burst Length 只能被設(shè)置為 4 和8,DDR1 中的"half"CAS latencies也已不存在了，而只有burst length 8支持burst interrupt,而且一個(gè)寫(xiě)入指令無(wú)法中斷一個(gè)讀取脈沖的限制，反之亦然。

　　DRAM 尋址功能

　　在DDR1 和DDR2中，同樣是256MB時(shí)，其行與列地址數(shù)是一樣的。在 DDR2 的512MB內(nèi)存中，具有4 或 8位 數(shù)據(jù)I/O時(shí)，其行地址數(shù)增加，而列地址數(shù)則減少了一個(gè)地址位，形成的頁(yè)面大小為1KB.而在有16位I/O位寬 的512MB DDR2 方面，其頁(yè)面的大小依然維持為2KB,和DDR1一樣。所有這些內(nèi)存都有四組內(nèi)部存儲(chǔ)庫(kù)（memory banks），和DDR1一樣，可由兩個(gè)存儲(chǔ)庫(kù)地址位來(lái)做選擇。在1GB DDR2內(nèi)存方面，共有八個(gè)內(nèi)部存儲(chǔ)庫(kù)，所以需要再增加一個(gè)存儲(chǔ)庫(kù)地址位做選擇，而 DDR1內(nèi)存則維持傳統(tǒng)的四個(gè)內(nèi)部存儲(chǔ)庫(kù)的方式。

　　基本功能

　　DDR2的基本功能和 DDR1相同，但 DDR2增加了一些新的功能，可使系統(tǒng)的工作更有效率。在DDR1中，啟動(dòng)一行和另一行間的時(shí)間，以及發(fā)出一個(gè)讀取指令的時(shí)間都是固定的，這稱(chēng)之為 tRCD 等待時(shí)間（行對(duì)列的延遲）。在啟動(dòng)后，當(dāng)DDR1 DRAM 在并發(fā)模式運(yùn)作時(shí)，會(huì)經(jīng)常做內(nèi)部存儲(chǔ)庫(kù)的讀取和寫(xiě)入動(dòng)作，此種固定tRCD等待時(shí)間的存在，限制了系統(tǒng)運(yùn)作的化。在 DDR2中，增加了一個(gè)所謂的"額外等待（AL）".因此，在發(fā)出一個(gè)激活指令之后，可以立即發(fā)出讀取和寫(xiě)入的指令。但其實(shí)內(nèi)部在執(zhí)行讀取和寫(xiě)入指令時(shí)，還是要滿足tRCD的需求時(shí)間，但卻提供了更多DRAM 時(shí)序內(nèi)的"自由時(shí)隙",可把其它的指令發(fā)到其它的存儲(chǔ)庫(kù)。此 AL必需以編程的方式被置入DDR2-SDRAM的模式寄存器 中，只要被設(shè)置的AL值沒(méi)被改變，就一直保持有效。因此，在DDR2-SDRAM中的讀取延遲 （此為在發(fā)出一個(gè)讀取指令至個(gè)讀出的數(shù)據(jù)出現(xiàn)在輸出端時(shí)的時(shí)間延遲） 一定是AL + tRCD.如果AL 被設(shè)置為零時(shí)，其動(dòng)作將和 DDR1相同。

　　在DDR1中，寫(xiě)入延遲等于一個(gè)時(shí)鐘。也就是說(shuō)，數(shù)據(jù)是在發(fā)出一個(gè)寫(xiě)入指令后的下一個(gè)時(shí)鐘時(shí)被寫(xiě)入DRAM中；而在DDR2中的寫(xiě)入延遲一定是"Read  Latency ?".因此，在 AL = 0 和tRCD  = 3的情況下，寫(xiě)入延遲就變成兩個(gè)時(shí)鐘，比DDR1多出一個(gè)時(shí)鐘周期。

　　其它特性

　　目前的DDR內(nèi)存系統(tǒng)不但達(dá)到了200、266和333Mbit/s的數(shù)據(jù)傳輸率，而且400 Mbit/s的傳輸率也已實(shí)現(xiàn)。甚至在DDR 400成功之后，持續(xù)增加的微處理器接口數(shù)據(jù)傳輸率將需要更高的主存儲(chǔ)器接口數(shù)據(jù)傳輸率。首先，我們需要更快的DRAM芯片，即在DRAM接口部分要有更快的數(shù)據(jù)輸入和輸出傳輸率。但在需要533 Mbit/s 或667 Mbit/s的數(shù)據(jù)傳輸率時(shí)，這仍不夠快。對(duì)從控制器發(fā)至DRAM的寫(xiě)入信號(hào)，情況稍微不同，但是反射信號(hào)干擾原來(lái)信號(hào)的問(wèn)題還是一樣的。在傳輸線末端的反射信號(hào)，可以采用加裝一個(gè)端接電阻的方式來(lái)避免這種問(wèn)題。在做寫(xiě)入和讀取動(dòng)作時(shí)，端接電阻需要被打開(kāi)或關(guān)閉。因此，比較好的作法，是將此端接電阻和相關(guān)的開(kāi)關(guān)整合到DRAM中。這種On-Die Termination 即ODT 已經(jīng)被證明具有相當(dāng)多的優(yōu)點(diǎn)，諸如在DDR2中有良好的信號(hào)完整性、電壓特性、以及啟動(dòng)timing budget closure,這些在傳統(tǒng)的終結(jié)方式，當(dāng)數(shù)據(jù)傳輸率超過(guò)400 Mbit/s時(shí)，都是無(wú)法做到的。I/O 測(cè)試芯片和數(shù)據(jù)總線評(píng)估系統(tǒng)的組合，證明了DDR2 接口的功能，特別是證明了新的ODT技術(shù)，并可進(jìn)行二階和三階效應(yīng)的試驗(yàn)，這些在仿真中無(wú)法做到。

　　和DDR1比較，DDR2的一個(gè)主要增強(qiáng)功能是加入了ODT.在采用 DDR1的系統(tǒng)中，信號(hào)的終結(jié)處理都是在主機(jī)板上進(jìn)行的，DDR2則可選擇在 DRAM 內(nèi)部處理信號(hào)的終結(jié)。根據(jù)系統(tǒng)應(yīng)用的需求，可由擴(kuò)展模式寄存器 中的兩個(gè)位來(lái)使能或禁止ODT功能。也可根據(jù)系統(tǒng)的需求將ODT終結(jié)控制為"強(qiáng)"或"弱"的端接電阻。另外一個(gè)優(yōu)點(diǎn)是，在主機(jī)板上不再需要一堆電阻和電容器件，這可以省下一些成本，并使內(nèi)存子系統(tǒng)的電路布局更有效率。

　　在DDR1中，信號(hào)輸出驅(qū)動(dòng)必需符合JEDEC委員會(huì)規(guī)定的和V/I曲線要求，但因工藝技術(shù)的變化，不同的裝置其Ron電阻值亦有所不同。在DDR2中，其輸出驅(qū)動(dòng)的Ron阻值可依據(jù)系統(tǒng)的應(yīng)用做適當(dāng)?shù)恼{(diào)整，此項(xiàng)特性被稱(chēng)之為OCD （片外驅(qū)動(dòng)器阻抗調(diào)整）。OCD可通過(guò)設(shè)置擴(kuò)展模式寄存器的三個(gè)位來(lái)完成。

　　全新Power-Down模式

　　在DDR2 設(shè)計(jì)中還有一項(xiàng)新特性，即在 Active Power Down時(shí)的低功率模式。當(dāng)不進(jìn)行讀取或?qū)懭雱?dòng)作時(shí)，把CKE信號(hào)置于低態(tài)，可將有一行激活的裝置帶入 Active Power Down模式。在DDR2裝置中，可以經(jīng)由Mode Register中的一個(gè)位來(lái)選擇兩種類(lèi)型的Active Power Down 模式，其中一個(gè)如同DDR1裝置的標(biāo)準(zhǔn)Active Power Down模式，另一個(gè)是可進(jìn)一步節(jié)省功耗的全新Low Power Active Power Down 模式。某些設(shè)計(jì)中，在此模式時(shí)片上PPL會(huì)被禁止。因此，在下一個(gè)有效的指令被發(fā)出之前，必需有一個(gè)更長(zhǎng)時(shí)間的延遲以退出此模式。

　　還有一些節(jié)省功耗的增強(qiáng)特性，在一個(gè)讀取脈沖之后和在一個(gè)寫(xiě)入脈沖之后的tWTR時(shí)間延遲后，可進(jìn)入掉電模式。當(dāng)DRAM還在預(yù)充電時(shí)，在一個(gè)預(yù)充電指令之后，或帶有自動(dòng)預(yù)充電的讀取或?qū)懭胫蟮膬?nèi)部預(yù)充電后，進(jìn)入Precharge power-down.在Auto-Refresh 或 mode register set指令后，亦可能進(jìn)入Power Down,只要滿足一個(gè) tMRD即可。

　　在DDR1內(nèi)存系統(tǒng)中，只有當(dāng)內(nèi)存處在自刷新?tīng)顟B(tài)時(shí)才可更改工作頻率。而在DDR2的系統(tǒng)中，在 Precharge Power Down 模式時(shí)，即可更改工作頻率。目前測(cè)量DIMM模塊電平時(shí)，是在沒(méi)有I/O 電流的狀態(tài)下進(jìn)行的，在擴(kuò)展模式寄存器中有一個(gè)位用來(lái)關(guān)閉輸出緩沖器。

　　可編程寫(xiě)入恢復(fù)

　　與 DDR1比較，還有一個(gè)寫(xiě)入恢復(fù)時(shí)間 （WR）的功能。當(dāng)啟動(dòng)帶有自動(dòng)預(yù)充電的寫(xiě)入脈沖時(shí)，必需將此時(shí)間以時(shí)鐘數(shù)目的方式設(shè)置進(jìn)模式寄存器MRS的三個(gè)位中。它定義了近寫(xiě)入脈沖和在內(nèi)部執(zhí)行預(yù)充電之間的延遲時(shí)間。被設(shè)置進(jìn)MRS的WR 值必需等于或大于tWR,以時(shí)鐘的周期數(shù)來(lái)表示。

　　Timing 定義

　　除了某些例外情況，Timing與 DDR1 中的定義相同。與差分信號(hào)相關(guān)的Timing被定義為CK 或 DQS和它們的互補(bǔ)CK\ 或 DQS\的交叉點(diǎn)。與單端信號(hào)相關(guān)的Timing被定義為信號(hào)的下降或上升沿通過(guò)參考電壓VREF的時(shí)間。所有地址、數(shù)據(jù)建立和時(shí)間的不同Timing參考點(diǎn)均已被定義。這些信號(hào)都以或的AC 或 DC 邏輯電平為參考基準(zhǔn)，而DDR1以VREF為參考基準(zhǔn)。在DDR2數(shù)據(jù)手冊(cè)上所列的Timing參數(shù)都是有效的，并保證其所定義的轉(zhuǎn)換速率，在差分信號(hào)時(shí)為2V/ns,在單端信號(hào)時(shí)為1V/ns.對(duì)所有其它轉(zhuǎn)換速率，某些Timing必需被放寬。

   性能分析及展望

   服務(wù)器、工作站和個(gè)人計(jì)算機(jī)等傳統(tǒng)DRAM市場(chǎng)正在快速向DDR2轉(zhuǎn)換。英特爾公司已經(jīng)宣布其未來(lái)的所有芯片組將支持DDR2，其它的主要芯片組供應(yīng)商看起來(lái)也將步英特爾的后塵。今春英特爾開(kāi)發(fā)商論壇和存儲(chǔ)器生產(chǎn)商論壇所開(kāi)展的活動(dòng)使那些希望向DDR2加速轉(zhuǎn)變的人受到鼓舞，DRAM市場(chǎng)上的大部分主要供應(yīng)商目前提供經(jīng)過(guò)英特爾驗(yàn)證的DDR2產(chǎn)品。半導(dǎo)體生產(chǎn)設(shè)備從8英寸到12英寸晶圓工藝的轉(zhuǎn)變有助于提高產(chǎn)品良率，進(jìn)而提高DRAM的產(chǎn)量。對(duì)于1Gb DRAM器件來(lái)說(shuō)，在單一芯片上既支持DDR1又支持DDR2架構(gòu)的電路技術(shù)很關(guān)鍵，它使得向DDR2的轉(zhuǎn)換更加容易。