ARM,Globalfoundries, IBM, 意法半導(dǎo)體, 法國Soitec以及法國CEA-Leti公司等公司的聯(lián)盟，為了在下一代晶體管技術(shù)競(jìng)賽中位居前列，宣布了對(duì)FD-SOI技術(shù)（全耗盡型SOI技術(shù),有些文獻(xiàn)上也寫成ETSOI即超薄型SOI）的*估結(jié)果和有關(guān)的參數(shù)特性，并稱這項(xiàng)技術(shù)適合 20nm及更別制程的移動(dòng)/消費(fèi)電子產(chǎn)品使用。并演示了基于ARM處理器上的平面型FD-SOI技術(shù)的優(yōu)勢(shì)。

圖1 基于ARM處理器上的平面型FD-SOI技術(shù)的優(yōu)勢(shì)

　　FDSOI如何克服SOI的弱點(diǎn)

　　SOI令人頭疼的一個(gè)問題是這種技術(shù)是否適合在移動(dòng)設(shè)備市場(chǎng)使用，人們對(duì)SOI晶體管的所謂“歷史效應(yīng)”和尺寸可微縮空間保持懷疑的態(tài)度，因此多年來，SOI技術(shù)一直只在桌面型處理器和其它高性能應(yīng)用中才有使用（編者按：SOI中熱的不良導(dǎo)體BOX層（埋入式氧化物層）所導(dǎo)致的散熱劣勢(shì)應(yīng)該也是其原因之一）。

　　如今，SOI聯(lián)盟的成員終于將這項(xiàng)技術(shù)推進(jìn)到了移動(dòng)設(shè)備應(yīng)用領(lǐng)域。在去年的Semicon Wes商業(yè)會(huì)展儀式上，負(fù)責(zé)生產(chǎn)SOI基體晶圓的大腕級(jí)公司法國Soitec集團(tuán)表示他們已經(jīng)將自己的超薄埋入式時(shí)氧化物技術(shù) (UTBOX)拓展到了面向移動(dòng)設(shè)備用的超薄SOI平臺(tái)（即FD-SOI平臺(tái)）。

　　Soitec生產(chǎn)的這些SOI硅晶圓頂層硅膜的厚度可以控制在±0.5nm之間，埋入式氧化物層的厚度則可達(dá)到10nm的水平，Soitec公司稱這種晶圓可以滿足其客戶的要求。而且Soitec在法國和新加坡的工廠也已經(jīng)具備量產(chǎn)這種晶圓的產(chǎn)能實(shí)力。

　　2008年，IBM公司屬下的微電子集團(tuán)推出了45nm SOI產(chǎn)品的代工服務(wù)項(xiàng)目，不過目前還不清楚IBM會(huì)不會(huì)繼續(xù)提供基于FD-SOI技術(shù)的代工服務(wù)。

　　同時(shí)，Soitec搶在去年就宣布完成FD-SOI晶圓的生產(chǎn)準(zhǔn)備也可能有點(diǎn)操之過急了。畢竟目前各大芯片廠商在下一代制程節(jié)點(diǎn)上是否會(huì)選擇FD-SOI技術(shù)方面的表態(tài)還不夠明確。也許芯片廠商還在為將FD-SOI技術(shù)應(yīng)用到移動(dòng)領(lǐng)域的有關(guān)設(shè)計(jì)問題感到擔(dān)憂。

　　現(xiàn)在，SOI聯(lián)盟的成員終于開始明確表態(tài)支持FD-SOI技術(shù)在移動(dòng)領(lǐng)域的應(yīng)用。SOI工業(yè)聯(lián)盟的執(zhí)行主席Horacio Mendez表示：“FD-SOI是改變移動(dòng)設(shè)備市場(chǎng)的偉大技術(shù)，這種技術(shù)可以提升移動(dòng)設(shè)備在功耗，頻率，可制造性以及成本費(fèi)效等方面的性能?！彼€表示FD-SOI技術(shù)在尺寸微縮方面具備優(yōu)勢(shì)，而且還可以與體硅技術(shù)兼容，同時(shí)還可以消除PD-SOI中的“歷史效應(yīng)”。

　　針對(duì)FD-SOI技術(shù)的初步測(cè)試顯示，這種技術(shù)可以減小SRAM的工作電壓100-150mV左右，如此便可減小存儲(chǔ)器件的功耗40%左右，同時(shí)又可以保證SRAM工作的穩(wěn)定性。

　　按照傳統(tǒng)的理念，面向低功耗設(shè)備的新舊兩代制程技術(shù)在性能方面的提升幅度一般在20-30%左右，而據(jù)SOI聯(lián)盟發(fā)布的*估結(jié)果則顯示使用FD-SOI技術(shù)制作的產(chǎn)品要比上一代PD-SOI技術(shù)提升80%的性能，超過了傳統(tǒng)的性能增幅。

　　該聯(lián)盟還表示，由于FD-SOI技術(shù)所使用的基體晶圓制作等級(jí)較高，因此后續(xù)的晶體管制造過程中，由于可以省去相當(dāng)數(shù)量的掩模保護(hù)層制作過程，因此對(duì)于芯片制造商而言會(huì)相對(duì)簡單，廠商今后進(jìn)一步縮減晶體管尺寸時(shí)的制造成本費(fèi)效比也會(huì)相對(duì)較低。

　　附：PDSOI晶體管歷史效應(yīng)的說明

　　由于PDSOI晶體管中浮體效應(yīng)的存在，浮體中會(huì)淤積電荷，而淤積電荷量的不同則會(huì)導(dǎo)致浮體電壓的不同，從而影響到管子的門限電壓值和開關(guān)延時(shí)值。當(dāng)SOI晶體管處在開關(guān)狀態(tài)時(shí)，浮體的電壓會(huì)依之前的晶體管狀態(tài)而有所不同，由此造成的開關(guān)延時(shí)值也會(huì)有所不同，這種效應(yīng)稱為歷史效應(yīng)。

圖2 PDSOI晶體管歷史效應(yīng)

　　舉例而言，假如SOI電路長時(shí)間處在閑置的狀態(tài)下，然后被激活而發(fā)生開關(guān)動(dòng)作（此時(shí)的開關(guān)動(dòng)作稱為首次開關(guān)First switch），首次開關(guān)的時(shí)延計(jì)為首次開關(guān)時(shí)延；而隨后發(fā)生的第二次開關(guān)動(dòng)作則稱為二次開關(guān)（Second switch）。我們會(huì)發(fā)現(xiàn)首次開關(guān)的時(shí)延與二次開關(guān)的時(shí)延會(huì)存在差異，通常二次開關(guān)的時(shí)延會(huì)比首次開關(guān)稍短一些。