隨著語(yǔ)音識(shí)別技術(shù)的應(yīng)用越來(lái)越廣， 對(duì)其實(shí)時(shí)性的要求也越來(lái)越高。專用的DSP 語(yǔ)音芯片雖然有硬件加速功能， 但其指令依然是串行計(jì)算， 在實(shí)時(shí)性方面有所欠缺。如今， 具有并行運(yùn)算能力的FPGA 主頻不斷提高，加上其設(shè)計(jì)靈活、功耗低、體積小等優(yōu)點(diǎn)， 可以滿足語(yǔ)音信號(hào)實(shí)時(shí)處理的要求。目前很多語(yǔ)音處理算法都是基于軟件平臺(tái)的， 真正的語(yǔ)音處理硬件實(shí)現(xiàn)很少。本文針對(duì)非特定人的語(yǔ)音信號(hào)， 研究當(dāng)前主流的語(yǔ)音處理算法， 并將這些基于軟件平臺(tái)的算法“ 硬件化” 。在保證一定的前提下將浮點(diǎn)運(yùn)算轉(zhuǎn)換成便于FPGA 實(shí)現(xiàn)的定點(diǎn)運(yùn)算。

　　本文以通過(guò)對(duì)語(yǔ)音信號(hào)濾波、分幀、加窗、能量計(jì)算等模塊的設(shè)計(jì)為例， 介紹語(yǔ)音信號(hào)實(shí)時(shí)處理的方法， 需要運(yùn)用到MATLAB. 、DSP Builder 、QUARTUS II 、ModelSim等EDA 工具聯(lián)合設(shè)計(jì)。語(yǔ)音信號(hào)經(jīng)過(guò)模數(shù)轉(zhuǎn)換進(jìn)入FPGA 以后， 對(duì)其濾波， 因?yàn)橐獙?duì)信號(hào)進(jìn)行實(shí)時(shí)處理， 需要采用動(dòng)態(tài)分幀， 計(jì)算出每幀的能量為語(yǔ)音信號(hào)的下一步處理如端點(diǎn)檢測(cè)、特征提取等做好前期準(zhǔn)備。

　　1 實(shí)時(shí)處理算法分析

　　語(yǔ)音數(shù)據(jù)經(jīng)過(guò)A/D 轉(zhuǎn)換之后進(jìn)入芯片， 首先對(duì)其進(jìn)行濾波。為了使信號(hào)的頻譜趨向平坦， 需要對(duì)其進(jìn)行預(yù)加重濾波， 這里采用一階FIR 濾波器：

全文PDF：