摘  要：PCM 是將模擬信號變換成數(shù)字信號的常用方法。為了研究PCM30/ 32 路系統(tǒng)的發(fā)端時序與幀結(jié)構(gòu)，采用Max+ Plus Ⅱ設(shè)計出了該系統(tǒng)的電路圖，并在Max+ Plus Ⅱ中對該電路進行了仿真。仿真結(jié)果表明，PCM 30/ 32 路系統(tǒng)共包含32 路信息，其中包含30 路話音信號和兩路同步信息，每一路信息可以由D1~ D8 八位PCM 編碼表示。該軟件使用簡單,操作靈活，支持的器件多，設(shè)計輸入方法靈活。

　　在通信技術(shù)中為了獲取的經(jīng)濟效益，就必須充分利用信道的傳輸能力，擴大通信容量。因此，采取多路化制式是極為重要的通信手段。常用的多路復(fù)用體制是頻分多路復(fù)用( FDM) 通信系統(tǒng)和時分多路復(fù)用( TDM) 通信系統(tǒng)。頻分多路技術(shù)是利用不同頻率的正弦載波對基帶信號進行調(diào)制，把各路基帶信號頻譜搬移到不同的頻段上，在同一信道上傳輸。而時分多路系統(tǒng)中則是利用不同時序的脈沖對基帶信號進行抽樣,把抽樣后的脈沖信號按時序排列起來，在同一信道中傳輸。頻分多路復(fù)用主要用于模擬通信系統(tǒng)，時分多路復(fù)用常用于數(shù)字通信。碼分復(fù)用( CDMA) 用于移動通信。

　　1   EDA 技術(shù)

　　EDA( 電子線路設(shè)計自動化) 是以計算機為工作平臺、以硬件描述語言( VHDL) 為設(shè)計語言、以可編程器件( CPLD/ FPGA ) 為實驗載體、以ASIC/ SOC 芯片為目標器件，進行必要的元件建模和系統(tǒng)仿真的電子產(chǎn)品自動化設(shè)計過程。EDA 是電子設(shè)計領(lǐng)域的一場*,它源于計算機輔助設(shè)計，計算機輔助制造、計算機輔助測試和計算機輔助工程 。利用EDA 工具，電子設(shè)計師從概念，算法、協(xié)議開始設(shè)計電子系統(tǒng)，從電路設(shè)計,性能分析直到IC 版圖或PCB 版圖生成的全過程均可在計算機上自動完成。EDA 代表了當今電子設(shè)計技術(shù)的發(fā)展方向，其基本特征是設(shè)計人員以計算機為工具，按照自頂向下的設(shè)計方法，對整個系統(tǒng)進行方案設(shè)計和功能劃分，由硬件描述語言完成系統(tǒng)行為級設(shè)計,利用先進的開發(fā)工具自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局布線、仿真及特定目標芯片的適配編譯和編程，這被稱為數(shù)字邏輯電路的高層次設(shè)計方法。

　　EDA 技術(shù)的主要特征作為現(xiàn)代電子系統(tǒng)設(shè)計的主導(dǎo)技術(shù)，EDA 具有以下幾個明顯特征：

　　( 1) 用軟件設(shè)計的方法來設(shè)計硬件;( 2) 基于芯片的設(shè)計方法;( 3) 自動化程度高;( 4) 自動進行產(chǎn)品直面設(shè)計。

　　2   PCM發(fā)端時序與幀結(jié)構(gòu)

　　對于語音信號，CCIT T 規(guī)定，PCM 的抽樣率為8 kHz，即在1 s 內(nèi)信息可分成8K 個幀。每幀的周期為125  s，在每個幀周期內(nèi)，安插有32 路時隙，分別用TS0~ TS31 表示，其中TS0 作為幀同步時隙，用來傳送幀同步碼組和幀失步對告碼，T S16 用來傳送復(fù)幀同步信號，復(fù)幀失步對告及各路信道信號，另外30 路時隙用來傳送30 路話音信號，每個時隙可以插入8 位二進制信息碼( 即每時隙含8 b 信息碼，由PCM 編碼器完成) 。另外，每16 幀構(gòu)成1 個復(fù)幀，即1 個復(fù)幀中有16 個子幀( 編號為F0，F(xiàn)1,… ，F(xiàn)15) ，其中F0，F(xiàn)2，,F14 為偶幀，F(xiàn)1，F(xiàn)3,… ，F(xiàn)15 為奇幀，以上的幀構(gòu)成PCM30/ 32 路基群系統(tǒng)。PCM 的幀結(jié)構(gòu)如圖1所示。

圖1  PCM30/ 32 路基群系統(tǒng)的幀結(jié)構(gòu)

　　根據(jù)以上幀結(jié)構(gòu)PCM30/ 32 系統(tǒng)的碼速率為：

　　Fs= 8K×32 × 8= 2. 048 Mb/ s以上幀結(jié)構(gòu)的同步碼及信令比特如下:

　　( 1) 偶幀( F0，F(xiàn)2,… ，F(xiàn)14) 的T S0 用于傳送幀同步碼，碼型為0011011。

　　( 2) 奇幀( F1，F(xiàn)3，…，F(xiàn)15) 的T S0 中的1 b 用于傳送幀失步碼。當幀同步時，A1= 1，失步時A1= 0，其他比特為國內(nèi)通信用。

　　( 3) 每一子幀TS0 的比特用于CRC 校驗，不用時固定發(fā)“ 1”。

　　( 4) TS1~ TS15 及TS17~ T S31 共30 個時隙用于傳送第1 路至第30 路信息信號。

　　( 5) T S16 用于傳送復(fù)幀同步信號、復(fù)幀失步信號及各路信道( 掛機、占線等) 信號。

　　由PCM 的幀結(jié)構(gòu)可知，PCM 基群的時序是時鐘及幀時序發(fā)生器控制的，其原理框圖如圖2 所示。圖中的PCM 編碼由單片PCM 編碼器完成，碼型變換器即NRZ 碼 HDB3 碼變換器。將變換后的雙極性信碼送到數(shù)字調(diào)制器或多路基群復(fù)接器，復(fù)接成高次群后送到數(shù)字調(diào)制設(shè)備或光通信設(shè)備。

圖2  PCM30/ 32 基群系統(tǒng)原理框圖

　　3   仿真結(jié)果

　　打開PC 機界面Max+ Plus  軟件，輸入圖3 所示的電路圖；選菜單File \ Pr oject \ Set Project toCur rent File，然后選菜單Max+ plus  \ complier 編輯當前圖形文件; 仿真電路，記錄電路仿真波形( 仿真參數(shù)為grid size= 2. 4  s; End t ime= 100 ms) 。仿真結(jié)果如圖4，圖5 所示。

圖3  PCM30/ 32 基群系統(tǒng)電路圖

圖4   PCM30/ 32 路系統(tǒng)的發(fā)送端時序與幀結(jié)構(gòu)仿真結(jié)果1

圖5   PCM30/ 32 路系統(tǒng)的發(fā)送端時序與幀結(jié)構(gòu)仿真結(jié)果2

　　由圖4，圖5 可以看出，該仿真結(jié)果包含F(xiàn)0，F(xiàn)1，F(xiàn)2三幀信息，每幀包含ch1~ ch30 共30 路信息，每一路信息可以由D1~ D8 八位PCM 編碼表示。

　　4   結(jié)  論

　　本文利用Max+ Plus  軟件對PCM30/ 32 路系統(tǒng)的發(fā)送端時序與幀結(jié)構(gòu)進行了仿真，由仿真結(jié)果可以清楚地發(fā)現(xiàn)該系統(tǒng)發(fā)端時序的規(guī)律，該軟件使用簡單，操作靈活，支持的器件多，設(shè)計輸入方法靈活多變。

參考文獻:

[1]. PCB  datasheet http://www.hbjingang.com/datasheet/PCB+_1201640.html.
[2]. F15  datasheet http://www.hbjingang.com/datasheet/F15+_1886645.html.
[3]. PC  datasheet http://www.hbjingang.com/datasheet/PC+_2043275.html.