平衡PCB層疊設(shè)計(jì)的方法
出處:劍下亡魂 發(fā)布于:2010-03-04 16:24:00
設(shè)計(jì)者可能會(huì)設(shè)計(jì)奇數(shù)層印制電路板(PCB)。如果布線補(bǔ)需要額外的層,為什么還要用它呢?難道減少層不會(huì)讓電路板更薄嗎?如果電路板少一層,難道成本不是更低么?但是,在一些情況下,增加一層反而會(huì)降低費(fèi)用。
電路板有兩種不同的結(jié)構(gòu):核芯結(jié)構(gòu)和敷箔結(jié)構(gòu)。
在核芯結(jié)構(gòu)中,電路板中的所有導(dǎo)電層敷在核芯材料上;而在敷箔結(jié)構(gòu)中,只有電路板內(nèi)部導(dǎo)電層才敷在核芯材料上,外導(dǎo)電層用敷箔介質(zhì)板。所有的導(dǎo)電層通過介質(zhì)利用多層層壓工藝粘合在一起。
核材料就是工廠中的雙面敷箔板。因?yàn)槊總€(gè)核有兩個(gè)面,全面利用時(shí),PCB的導(dǎo)電層數(shù)為偶數(shù)。為什么不在一邊用敷箔而其余用核結(jié)構(gòu)呢?其主要原因是:PCB的成本及PCB的彎曲度。
偶數(shù)層電路板的成本優(yōu)勢(shì)
因?yàn)樯僖粚咏橘|(zhì)和敷箔,奇數(shù)PCB板原材料的成本略低于偶數(shù)層PCB。但是奇數(shù)層PCB的加工成本明顯高于偶數(shù)層PCB。內(nèi)層的加工成本相同;但敷箔/核結(jié)構(gòu)明顯的增加外層的處理成本。
奇數(shù)層PCB需要在核結(jié)構(gòu)工藝的基礎(chǔ)增加非標(biāo)準(zhǔn)的層疊核層粘合工藝。與核結(jié)構(gòu)相比,在核結(jié)構(gòu)外添加敷箔的工廠生產(chǎn)效率將下降。在層壓粘合以前,外面的核需要附加的工藝處理,這增加了外層被劃傷和蝕刻錯(cuò)誤的風(fēng)險(xiǎn)。
平衡結(jié)構(gòu)避免彎曲.
不用奇數(shù)層設(shè)計(jì)PCB的的理由是:奇數(shù)層電路板容易彎曲。當(dāng)PCB在多層電路粘合工藝后冷卻時(shí),核結(jié)構(gòu)和敷箔結(jié)構(gòu)冷卻時(shí)不同的層壓張力會(huì)引起PCB彎曲。隨著電路板厚度的增加,具有兩個(gè)不同結(jié)構(gòu)的復(fù)合PCB彎曲的風(fēng)險(xiǎn)就越大。消除電路板彎曲的關(guān)鍵是采用平衡的層疊。盡管一定程度彎曲的PCB達(dá)到規(guī)范要求,但后續(xù)處理效率將降低,導(dǎo)致成本增加。因?yàn)檠b配時(shí)需要特別的設(shè)備和工藝,元器件放置準(zhǔn)確度降低,故將損害質(zhì)量。
使用偶數(shù)層PCB
當(dāng)設(shè)計(jì)中出現(xiàn)奇數(shù)層PCB時(shí),用以下幾種方法可以達(dá)到平衡層疊、降低PCB制作成本、避免PCB彎曲。以下幾種方法按優(yōu)選級(jí)排列。
一層信號(hào)層并利用。如果設(shè)計(jì)PCB的電源層為偶數(shù)而信號(hào)層為奇數(shù)可采用這種方法。增加的層不增加成本,但卻可以縮短交貨時(shí)間、改善PCB質(zhì)量。
增加一附加電源層。如果設(shè)計(jì)PCB的電源層為奇數(shù)而信號(hào)層為偶數(shù)可采用這種方法。一個(gè)簡(jiǎn)單的方法是在不改變其他設(shè)置的情況下在層疊中間加一地層。先按奇數(shù)層PCB種布線,再在中間復(fù)制地層,標(biāo)記剩余的層。這和加厚地層的敷箔的電氣特性一樣。
在接近PCB層疊中央添加一空白信號(hào)層。這種方法化層疊不平衡性,改善PCB的質(zhì)量。先按奇數(shù)層布線,再添加一層空白信號(hào)層,標(biāo)記其余層。在微波電路和混合介質(zhì)(介質(zhì)有不同介電常數(shù))電路種采用。
平衡層疊PCB優(yōu)點(diǎn):成本低、不易彎曲、縮短交貨時(shí)間、保證質(zhì)量。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題









