0 引 言

　　頻率測(cè)量的方法通常是利用沿觸發(fā)，對(duì)方波信號(hào)進(jìn)行脈沖計(jì)量，因此它的比一般其他物理量的要高很多。除了測(cè)量頻率時(shí)需要用到頻率測(cè)量模塊，許多測(cè)量型(如測(cè)壓，測(cè)相等)系統(tǒng)都是通過(guò)轉(zhuǎn)換電路將所需測(cè)量的量轉(zhuǎn)化為頻率，從而通過(guò)測(cè)頻來(lái)提高的。所以，提高頻率測(cè)量的是很有必要的。另外，傳統(tǒng)的頻率測(cè)量利用分立器件比較麻煩，又比較低，輸入信號(hào)要求過(guò)高，很不利于高性能場(chǎng)合應(yīng)用。

　　基于上述原因，在等測(cè)頻法的基礎(chǔ)上，這里給出一種基于CPLD的設(shè)計(jì)方案。同時(shí)配備多路程控精密放大來(lái)實(shí)現(xiàn)更寬范圍內(nèi)的信號(hào)測(cè)頻。這種方案測(cè)頻很高，對(duì)輸入信號(hào)要求比較少，適合于很多需要測(cè)頻的場(chǎng)合。

　　1 基于CPLD的數(shù)字邏輯器件實(shí)現(xiàn)

　　復(fù)雜可編程邏輯器件(Complex Programmable Logic DeVice，CPLD)是從PAL和GAL器件發(fā)展出來(lái)的，其規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍，是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。

　　相對(duì)而言，用于測(cè)頻的數(shù)字邏輯器件，如D觸發(fā)器(74LS74)、與門(74LS04)、計(jì)數(shù)器(74LS393)等都是單片數(shù)字邏輯器件，不僅使用起來(lái)連接比較繁瑣，而且不利于集成化，很難做到高速、高的頻率測(cè)量。這么多數(shù)字器件構(gòu)成一個(gè)系統(tǒng)，數(shù)字干擾將是一個(gè)很難處理的問(wèn)題，這對(duì)模擬小信號(hào)的高測(cè)頻將產(chǎn)生極大的影響。這里使用CPLD時(shí)，通過(guò)Verilog(硬件描述語(yǔ)言)對(duì)邏輯器件進(jìn)行編程，可以很容易地在CPLD內(nèi)部生成上述數(shù)字邏輯芯片，且性能更加優(yōu)化。同時(shí)為CPLD配置高的40 MHz晶振(高達(dá)10-8)，對(duì)系統(tǒng)高測(cè)頻非常有利。又利用CPLD的高速、低噪特性，在處理小幅度模擬信號(hào)時(shí)，也降低了難度，減少對(duì)外圍器件的干擾。

　　2 多路程控精密放大整形

　　測(cè)頻時(shí)，輸入信號(hào)，可以是三角波、正弦波或方波等周期性波形，頻率范圍為0．1 Hz～10 MHz，幅度在10 mV～5 V之間，處理這樣的信號(hào)就要折衷考慮。

　　2．1 多路精密程控放大

　　小信號(hào)的處理至關(guān)重要，它很容易受到外界噪聲的影響，會(huì)影響到測(cè)頻的。這里經(jīng)過(guò)對(duì)高性能的運(yùn)放選擇，選取TI公司生產(chǎn)的OPA637，它是一款Difet型高速精密運(yùn)放，具有高共模抑制比、極低噪聲，處理小信號(hào)非常合適。電路處理也要非常注意，運(yùn)放的電源要經(jīng)過(guò)充分去耦才能獲得穩(wěn)定的效果，而數(shù)字電路必須與模擬電路分開(kāi)走線，分開(kāi)供電。在處理噪聲干擾的地線時(shí)，需要用到磁珠隔離等技術(shù)，這樣小信號(hào)放大才有保障。

　　處理不同范圍段的信號(hào)時(shí)，需要得到一個(gè)合適的信號(hào)處理范圍，一路信號(hào)放大顯然是不夠的。需要考慮到采用多路程控放大，這里選擇用模擬開(kāi)關(guān)配合峰值檢波器進(jìn)行通道選擇，現(xiàn)給出各通道放大倍數(shù)選擇，如表1所示。

　　各通道信號(hào)放大時(shí)，除使用低噪高運(yùn)放OPA637外，還配合使用視頻放大器AD811，AD844等模擬芯片，均能發(fā)揮良好的效果。

　　2．2 分段整形設(shè)計(jì)

　　處理0．1 Hz～10 MHz的信號(hào)，得到穩(wěn)定度比較高的方波信號(hào)，以便于下測(cè)頻電路處理。方案中選擇了雙路比較器，兩路比較器均接為滯回反饋型，利用反饋到參考端的信號(hào)構(gòu)成正反饋，增強(qiáng)抗干擾能力。低頻段選擇LM311，主要將頻率段在0．1 Hz～0．5 MHz的信號(hào)比較為方波，而高頻段選擇MAX913處理的頻率段為0．5～10 MHz。其電路如圖1所示。

　　3 等測(cè)頻(相關(guān)計(jì)數(shù)測(cè)頻)設(shè)計(jì)

　　等測(cè)量法就是人為設(shè)定一段時(shí)間，由被測(cè)信號(hào)的上升沿來(lái)控制閘門的開(kāi)啟和關(guān)閉，測(cè)量與被測(cè)信號(hào)頻率無(wú)關(guān)，因而可以保證在整個(gè)測(cè)量頻段內(nèi)的測(cè)量保持不變。

　　圖2所示為等測(cè)量原理時(shí)序圖，等測(cè)頻法同時(shí)使用兩個(gè)計(jì)數(shù)器分別對(duì)待測(cè)信號(hào)頻率fx和頻標(biāo)信號(hào)頻率fm在設(shè)定的門內(nèi)進(jìn)行計(jì)數(shù)，門與預(yù)置門門間相同，fx的上升沿觸發(fā)門。用兩個(gè)計(jì)數(shù)器在門內(nèi)對(duì)fx和fm分別計(jì)數(shù)，若兩個(gè)計(jì)數(shù)器的計(jì)數(shù)值分別為M和N，則：

　　待測(cè)信號(hào)的頻率為：

　　fx=Mfm／N

　　必須指出，計(jì)數(shù)器M對(duì)待測(cè)脈沖計(jì)數(shù)，計(jì)數(shù)是由待測(cè)信號(hào)上升沿控制，計(jì)數(shù)值為整數(shù)，不存在計(jì)數(shù)誤差。計(jì)數(shù)器N對(duì)頻標(biāo)信號(hào)計(jì)數(shù)，由于門的啟閉時(shí)刻對(duì)頻標(biāo)信號(hào)來(lái)說(shuō)是隨機(jī)的，為非整數(shù)，故會(huì)存在±1的誤差。另外，頻標(biāo)信號(hào)由晶振提供，而晶體振蕩器有很高的穩(wěn)定度，誤差較小。

　　等測(cè)頻在CPLD內(nèi)部的邏輯框圖實(shí)現(xiàn)如圖3所示。

　　4 結(jié) 語(yǔ)

　　本設(shè)計(jì)利用CPLD進(jìn)行數(shù)字邏輯器件設(shè)計(jì)，并配合多路精密程控放大，實(shí)現(xiàn)了寬輸入范圍高頻率測(cè)量，頻率測(cè)量穩(wěn)定度達(dá)10 -7，而且將輸入信號(hào)的范圍進(jìn)行了有效地拓寬，使這種高頻率計(jì)的應(yīng)用領(lǐng)域更加廣泛。同時(shí)，解決了傳統(tǒng)分立數(shù)字器件測(cè)頻時(shí)存在的問(wèn)題。