開關(guān)電源中的電子干擾分析及解決辦法
出處:highway 發(fā)布于:2009-06-02 13:40:49
開關(guān)電源的電磁干擾分析
開關(guān)電源的結(jié)構(gòu)如圖1所示。首先將工頻交流整流為直流,再逆變?yōu)楦哳l,再經(jīng)整流濾波電路輸出,得到穩(wěn)定的直流電壓。電路設(shè)計及布局不合理、機(jī)械振動、接地不良等都會形成內(nèi)部電磁干擾。同時,變壓器的漏感和輸出二極管的反向恢復(fù)電流造成的尖峰,也是潛在的強(qiáng)干擾源。

圖1 AC/DC開關(guān)電源基本框圖
1 內(nèi)部干擾源
● 開關(guān)電路
開關(guān)電路主要由開關(guān)管和高頻變壓器組成。開關(guān)管及其散熱片與外殼和電源內(nèi)部的引線間存在分布電容,它產(chǎn)生的du/dt具有較大幅度的脈沖,頻帶較寬且諧波豐富。開關(guān)管負(fù)載為高頻變壓器初級線圈,是感性負(fù)載。當(dāng)原來導(dǎo)通的開關(guān)管關(guān)斷時,高頻變壓器的漏感產(chǎn)生了反電勢E=-Ldi/dt,其值與集電極的電流變化率成正比,與漏感成正比,迭加在關(guān)斷電壓上,形成關(guān)斷電壓尖峰,從而形成傳導(dǎo)干擾。
● 整流電路的整流二極管
輸出整流二極管截止時有一個反向電流,其恢復(fù)到零點的時間與結(jié)電容等因素有關(guān)。它會在變壓器漏感和其他分布參數(shù)的影響下產(chǎn)生很大的電流變化di/dt,產(chǎn)生較強(qiáng)的高頻干擾,頻率可達(dá)幾十兆赫茲。
● 雜散參數(shù)
由于工作在較高頻率,開關(guān)電源中的低頻元器件特性會發(fā)生變化,由此產(chǎn)生噪聲。在高頻時,雜散參數(shù)對耦合通道的特性影響很大,而分布電容成為電磁干擾的通道。
2 外部干擾源
外部干擾源可以分為電源干擾和雷電干擾,而電源干擾以“共?!焙汀安钅!狈绞酱嬖?。同時,由于交流電網(wǎng)直接連到整流橋和濾波電路上,在半個周期內(nèi),只有輸入電壓的峰值時間才有輸入電流,導(dǎo)致電源的輸入功率因數(shù)很低(大約為0.6)。而且,該電流含有大量電流諧波分量,會對電網(wǎng)產(chǎn)生諧波“污染”。
開關(guān)電源的EMC設(shè)計
產(chǎn)生電磁干擾有3個必要條件:干擾源、傳輸介質(zhì)、敏感設(shè)備,EMC設(shè)計的目的就是破壞這3個條件中的一個。針對于此,主要采取的方法有:電路措施、EMI濾波、屏蔽、印制電路板抗干擾設(shè)計等。
1 降低開關(guān)損耗和開關(guān)噪聲的軟開關(guān)技術(shù)
軟開關(guān)是在硬開關(guān)基礎(chǔ)上發(fā)展起來的一種基于諧振技術(shù)或利用控制技術(shù)實現(xiàn)的在零電壓/電流狀態(tài)下的先進(jìn)開關(guān)技術(shù)。
軟開關(guān)的實現(xiàn)方法是:在原電路中增加小電感、電容等諧振元件,在開關(guān)過程前后引入諧振,消除電壓、電流的重疊。圖2給出了一種使用軟開關(guān)技術(shù)的基本開關(guān)單元。

圖2 降壓斬波器中的基本開關(guān)單元
2 減小干擾源干擾能量的緩沖電路
在開關(guān)控制電源的輸入部分加入緩沖電路(見圖3),其由線性阻抗穩(wěn)定網(wǎng)絡(luò)組成,用于消除電力線干擾、電快速瞬變、電涌、電壓高低變化和電力線諧波等潛在的干擾。緩沖電路器件參數(shù)為D1為MUR460,R1=500Ω,C=6nF,L=36mH,R=150Ω。

圖3 緩沖電路
3 切斷干擾噪聲傳播路徑的EMI濾波
在開關(guān)電源輸入和輸出電路中加裝EMI濾波器,是抑制傳導(dǎo)發(fā)射的一個很有效方法。其參數(shù)主要有:放電電阻、插入損耗、Cx電容、Cy電容和電感值。其中,插入損耗是濾波器性能的一個關(guān)鍵參數(shù)。在考慮機(jī)械性能、環(huán)境、成本等前提下,應(yīng)該盡量使插入損耗大一些。用共模、差模干擾的測量結(jié)果與標(biāo)準(zhǔn)限值,加上適當(dāng)?shù)脑A靠傻玫綖V波器的插入損耗IL。
ILCM(dB)=Vcm(dB)-Vlimt(dB)-3(dB)+M(dB) (1)
ILDM(dB)=VDM(dB)-Vlimt(dB)-3(dB)+M(dB) (2)
式中,3dB表示在分離共模、差模傳導(dǎo)干擾的測試過程中測試結(jié)果比實際值大3dB;M(dB)表示設(shè)計裕量,一般取6dB;Vlimit(dB)為相關(guān)標(biāo)準(zhǔn)如CISPR,FCC等規(guī)定的傳導(dǎo)干擾限值。
圖4是220V/50Hz交流輸入的開關(guān)電源交流側(cè)EMI濾波器的電路。Cy=3300PF,L1、L2=0.7mH,它們構(gòu)成共模濾波電路,抑制0.5~30MHz的共模干擾信號。Cx=0.1μF,L3、L4=200~500μH,采用金屬粉壓磁芯,與L1/L2、Cx構(gòu)成L-N端口間低通濾波器,用于抑制電源線上存在的0.15~ 0.5MHz差模干擾信號。R用于消除可能在濾波器中出現(xiàn)的靜電積累。

圖4 開關(guān)電源交流側(cè)EMI濾波器電路
圖5是

圖5 支流側(cè)濾波電路
4 用屏蔽來抑制輻射及感應(yīng)干擾
開關(guān)電源干擾頻譜集中在30MHz以下的頻段,直徑r<λ/2π,主要是近場性質(zhì)的電磁場,且屬低阻抗場??捎脤?dǎo)電良好的材料對電場屏蔽,而用導(dǎo)磁率高的材料對磁場屏蔽。此外,還要對變壓器、電感器、功率器件等采取有效的屏蔽措施。屏蔽外殼上的通風(fēng)孔為圓形,在滿足通風(fēng)的條件下,孔的數(shù)量可以多,每個孔的尺寸要盡可能小。接縫處要焊接,以保證電磁的連續(xù)性。屏蔽外殼的引入、引出線處要采取濾波措施。對于電場屏蔽,屏蔽外殼一定要接地。對于磁場屏蔽,屏蔽外殼不需接地。
5 合理的PCB布局及布線
敏感線路主要是指控制電路和直接與干擾測量設(shè)備相連的線路。要降低干擾水平,簡單的方法就是增大干擾源與敏感線路的間距。但由于受電源尺寸的限制,單純的增大間距并非解決問題的途徑,更為合理的方法是根據(jù)干擾電場的分布情況將敏感線路放在干擾較弱的地方。PCB抗干擾布局設(shè)計流程如圖6所示。

圖6 PCB抗干擾布局設(shè)計流程
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計2026/4/10 11:03:45
- 電源IC在便攜式設(shè)備中的設(shè)計要點2026/4/9 10:06:18
- AC-DC電源模塊選型指南2026/4/8 10:35:45
- 如何選擇適合你項目的AC-DC電源轉(zhuǎn)換方案?2026/4/8 10:15:39
- 開關(guān)電源的工作原理與基本結(jié)構(gòu)2026/4/3 14:25:27
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









