Cadence為PCI Express 3.0推出首款驗(yàn)證解決方案
出處:njsfzj 發(fā)布于:2009-10-13 10:04:33
Cadence設(shè)計(jì)系統(tǒng)公司宣布其已經(jīng)開發(fā)了基于開放驗(yàn)證方法學(xué)(OVM)的驗(yàn)證IP(VIP)幫助開發(fā)者應(yīng)用的PCI Express Base Specification 3.0 (PCIe 3.0)互連協(xié)議,PCI-SIG內(nèi)部目前正在開發(fā)一個(gè)初步的0.5修訂版。全新Cadence Incisive VIP采用了Cadence 適用性管理系統(tǒng),這是一種指標(biāo)導(dǎo)向的驗(yàn)證解決方案,具有能將協(xié)議適用性驗(yàn)證自動(dòng)進(jìn)行的獨(dú)有功能,可以保證較早采用PCIe 3.0的開發(fā)者實(shí)現(xiàn)優(yōu)質(zhì)且快速的上市目標(biāo)。
“PCI-SIG PCIe 3.0規(guī)格能夠?qū)⒊R姷耐ㄓ?a target="_blank">PCI Express I/O標(biāo)準(zhǔn)的互連性能帶寬提高一倍,”PCI-SIG總裁兼主席Al Yanes說?!拔覀兒芨吲d看到Cadence一直以來不斷開發(fā)高性能驗(yàn)證工具,加快業(yè)界對(duì)新技術(shù)的采用?!?/P>
“這種新驗(yàn)證IP的提供表明了Cadence致力于提供有價(jià)值的驗(yàn)證解決方案,幫助開發(fā)者采用協(xié)議,”Cadence前端市場(chǎng)部主管Michal Siwinski說?!白鳛槲覀僔IP產(chǎn)品線中的產(chǎn)品之一,PCIe 3.0模塊為采用協(xié)議的開發(fā)者提供了驗(yàn)證技術(shù),縮短了開發(fā)時(shí)間,提高了團(tuán)隊(duì)銷量,并且降低了整體項(xiàng)目成本?!?/P>
Cadence Incisive Verification IP產(chǎn)品線支持30多種業(yè)界標(biāo)準(zhǔn),于2008年第三季度開始推出。的PCIe 3.0 VIP目前已經(jīng)面向首批標(biāo)準(zhǔn)采用者推出,預(yù)計(jì)將于2010年季度正式發(fā)布。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場(chǎng)疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場(chǎng)調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號(hào)采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









