高速PCB設計中的布線策略
出處:huajinz 發(fā)布于:2008-09-05 09:04:27
差分線對的工作原理是使接收到的信號等于兩個互補并且彼此互為參考的信號之間的差值,因此可以極大地降低信號的電氣噪聲效應。而單端信號的工作原理是接收信號等于信號與電源或地之間的差值 ,因此信號或電源系統(tǒng)上的噪聲不能被有效抵消。這就是差分信號對高速信號如此有效的原因,也是它用于快速串行總線和雙倍數(shù)據率存儲器的原因。
在差分線對中,正負兩邊都必須始終在相同的環(huán)境下沿著傳輸路徑傳送。正負兩邊必須緊靠在一起,以使正負信號經由這些信號上相應點的電磁場而彼此耦合。差分線對是對稱的,因此它們的環(huán)境也必須對稱。當然,完美的對稱是不可能實現(xiàn)的,因為至少存在著尺寸公差。但設計師如果遵循一些基本規(guī)則還是可以獲得接近理想的差分信號結果。
建議
確保信號同一時間出現(xiàn)在每條線路的同一點上。要使走線的各段等長,如圖中相同的字母表示的那樣。如果差分線對帶有串聯(lián)端接電阻或共模濾波器,那么這些器件到差分驅動器正負兩端引腳的連接距離應該是相等的。
按點到點布線,在任何情況下都要讓分支線或支路 (圖中的C)保持在0.6Tr英寸以內,這里Tr指驅動器輸出上升時間。圖中的A和E要盡可能使用相同的長度限制規(guī)則。
采用現(xiàn)場解決工具(field solver)設計走線間隔,這樣可以方便地獲得偶模和奇模阻抗值。50歐姆的電路板并不意味著偶模、奇?;虿罘痔卣髯杩挂彩?0歐姆。
如果為了終止某個差分信號而將它端接到地或參考電壓,就應考慮應害噪聲著雜環(huán)境的影響被奇模阻抗。
還應考慮端接偶?;蚬材?偶模值的一半)以終止有害噪聲。
如果在兩條線間端接,應考慮差模阻抗(奇模阻抗的兩倍)。
記住,只有在差分線對緊密耦合時,來自同一個源的輻射噪聲才能被有效抑制,因為只有當走線彼此靠得非常近時,周圍的電磁場才可能接近相同。
延長走線長度以便補償互補輸出信號之間的任何偏移都要在靠近驅動器處進行。
盡可能只以差分方式延長走線長度,記住左右彎曲的數(shù)量和風格應該保持平衡。
圖:在差分線對中,正負兩邊都必須始終在相同的環(huán)境下沿著傳輸路徑傳送。

避免
用單端特征阻抗代替奇模和偶模阻抗作為終端阻抗:緊密耦合的差分線對是專門針對互補信號設計的。
只是保證走線總長度相等,而不是確保走線的每一段都相等。
差分線對的布線跨越電源或地平面的間隙。
在使用自動布線工具時忘記定義差分線對,這樣只能得到單端布線。
讓測試工程師在差分線對每一邊的不同位置增加測試焊盤。測試焊盤相當于高阻抗器件的輸入,因此很容易使差分線對失去平衡。
其它信號的布線過于平行地接近差分線對,或正好在下面或上面的另一層上,它們產生的串擾可能讓差分信號失去平衡。
在不相關的電源或地平面(例如單獨的模擬電源平面) 的上面或下面布線差分線對。
忘了考慮板外連接去向。在利用仿真檢查目標電路時,系統(tǒng)中其它板上的連接器、電纜和差分拓撲都應被建模。
被探針或測試設備的寄生電感和電容所蒙蔽。如果在差分線對的一邊放置一個探針,很可能會致使差分線對失去平衡,這時的測量很容易被誤導,設備也很可能在這種測試情況下出現(xiàn)假故障。
版權與免責聲明
凡本網注明“出處:維庫電子市場網”的所有作品,版權均屬于維庫電子市場網,轉載請必須注明維庫電子市場網,http://www.hbjingang.com,違反者本網將追究相關法律責任。
本網轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網贊同其觀點或證實其內容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時,必須保留本網注明的作品出處,并自負版權等法律責任。
如涉及作品內容、版權等問題,請在作品發(fā)表之日起一周內與本網聯(lián)系,否則視為放棄相關權利。
- 高速PCB信號完整性(SI)設計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設計(DFM)核心實操規(guī)范2026/4/8 10:41:07
- PCB測試點設計與檢測適配核心實操規(guī)范2026/4/7 11:55:25
- PCB散熱設計與熱管理核心實操規(guī)范2026/4/3 14:38:57









