全面支持XAUI協(xié)議的10-GbE參考設(shè)計(jì)(Altera)
出處:... 發(fā)布于:2008-09-20 11:11:53
為滿足寬帶網(wǎng)絡(luò)和電信應(yīng)用需求,Altera公司宣布,開(kāi)始面向使用XAUI通信協(xié)議的設(shè)計(jì)人員提供萬(wàn)兆以太網(wǎng)(10GbE)參考設(shè)計(jì)。網(wǎng)絡(luò)路由器、企業(yè)和城域以太網(wǎng)交換機(jī)以及存儲(chǔ)交換機(jī)中的線路卡和系統(tǒng)控制器都可以采用Altera Arria®和Stratix®系列FPGA來(lái)可靠地連接10GbE背板或者網(wǎng)絡(luò)。Altera的10GbE解決方案符合IEEE 802.3ae標(biāo)準(zhǔn),成功地通過(guò)了新罕布什爾州大學(xué)(University of New Hampshire)通用性實(shí)驗(yàn)室(UNH-IOL) 10GbE測(cè)試。
UNH-IOL的10GbE聯(lián)盟經(jīng)理Jeff Lapak評(píng)論說(shuō):“在UNH-IOL進(jìn)行測(cè)試有助于確保和其他10GbE器件以及設(shè)備的通用性。我們與Altera密切協(xié)作,測(cè)試Stratix II GX FPGA是否符合標(biāo)準(zhǔn),驗(yàn)證和現(xiàn)有10-Gbps以太網(wǎng)器件的通用性?!?
Altera的10GbE參考設(shè)計(jì)是非常可靠、靈活的解決方案,具有所有的MAC、PCS和PMA功能。除了符合IEEE 802.3ae 10GbE標(biāo)準(zhǔn)之外,Stratix II GX FPGA還成功通過(guò)了所有的相關(guān)UNH 10GbE硬件測(cè)試,包括Clauses 4 (MAC)、31 (流控制)、46 (RS)、47 (XAUI)、48 (10GBASE-X PCS)、Clause 54 (CX4)、XAUI通用性測(cè)試,以及各種光X2模塊的光模塊通用性測(cè)試。采用業(yè)界標(biāo)準(zhǔn)10GbE測(cè)試設(shè)備以及CX4和X2適配器,在Altera的Stratix II GX版PCI Express開(kāi)發(fā)套件中對(duì)參考設(shè)計(jì)進(jìn)行了仿真和硬件測(cè)試。
Altera的10GbE解決方案
Altera的10GbE參考設(shè)計(jì)包括加密設(shè)計(jì)庫(kù)、詳細(xì)的10GbE應(yīng)用筆記、帶有測(cè)試實(shí)例的仿真測(cè)試臺(tái)以及用戶配置GUI軟件。利用參考設(shè)計(jì),設(shè)計(jì)人員能夠在多10GbE系統(tǒng)中迅速實(shí)現(xiàn)Altera的Arria GX、Stratix II GX、Stratix III和Stratix IV GX FPGA。Altera 40-nm Stratix IV GX器件的推出使設(shè)計(jì)人員可以實(shí)現(xiàn)密度更高的大型10GbE設(shè)計(jì),F(xiàn)PGA集成度達(dá)到了前所未有的水平。參考設(shè)計(jì)的綜合選項(xiàng)包括:
• MAC至系統(tǒng)接口的長(zhǎng)度可選發(fā)送和接收FIFO,優(yōu)化了內(nèi)核大小,實(shí)現(xiàn)了低延時(shí)設(shè)計(jì)。
• 統(tǒng)計(jì)計(jì)數(shù)器支持RMON (RGC 2819)以太網(wǎng)型MIB (RFC 3635)和接口組MIB (RFC 2863)。
• 為外部PHY器件提供MDIO管理接口。
供貨信息
Altera提供大量的參考設(shè)計(jì),這些高效的方案解決了常見(jiàn)的設(shè)計(jì)問(wèn)題。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場(chǎng)疑難問(wèn)題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場(chǎng)調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號(hào)采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









