微控制器（ＭＣＵ）領(lǐng)域如今仍由?。浮∥缓汀。保丁∥黄骷刂?，但隨著更高性能的?。常病∥惶幚砥鏖_(kāi)始在?。停茫铡∈袌?chǎng)創(chuàng)造巨大收益，在系統(tǒng)設(shè)計(jì)方面，芯片架構(gòu)師面臨著?。校谩≡O(shè)計(jì)人員早在十年前便遇到的挑戰(zhàn)。盡管新內(nèi)核在速度和性能方面都在不斷提高，一些關(guān)鍵支持技術(shù)卻沒(méi)有跟上發(fā)展的步伐，從而導(dǎo)致了嚴(yán)重的性能瓶頸。

　　很多?。停茫铡⊥耆蕾囉趦煞N類(lèi)型的內(nèi)部存儲(chǔ)器件。適量的?。樱遥粒汀】商峁?shù)據(jù)存儲(chǔ)所需的空間，而　ＮＯＲ　閃存可提供指令及固定數(shù)據(jù)的空間。

　　在新?。常病∥粌?nèi)核的尺寸和運(yùn)行速度方面，嵌入式?。樱遥粒汀〖夹g(shù)正在保持同步。成熟的?。樱遥粒汀〖夹g(shù)在?。保埃埃停龋〉倪\(yùn)行范圍更易于實(shí)現(xiàn)。對(duì)?。停茫铡∷璧牡湫汀。遥粒汀∪萘縼?lái)說(shuō)，這個(gè)速度級(jí)別也更具成本效益。

　　但是標(biāo)準(zhǔn)的?。危希摇￠W存卻落在了基本?。常病∥粌?nèi)核時(shí)鐘速度之后，幾乎相差一個(gè)數(shù)量級(jí)。當(dāng)前的嵌入式?。危希摇￠W存技術(shù)的存取時(shí)間基本為　５０ｎｓ?。ǎ玻啊。停龋?。這在閃存器件和內(nèi)核間轉(zhuǎn)移數(shù)據(jù)的能力方面造成了真正的瓶頸，因?yàn)楹芏鄷r(shí)鐘周期可能浪費(fèi)在等待閃存找回特定指令上。

　　標(biāo)準(zhǔn)ＭＣＵ　執(zhí)行模型——ＸＩＰ?。ǎ澹兀澹悖酰簦濉。桑睢。校欤幔悖澹└觿×颂幚砥鲀?nèi)核速度和閃存存取時(shí)間之間的性能差距。

　　大容量存儲(chǔ)中的應(yīng)用容錯(cuò)及?。樱遥粒洼^高的成本是選擇直接從閃存執(zhí)行的兩個(gè)主要原因。存儲(chǔ)在閃存內(nèi)的程序基本不會(huì)被系統(tǒng)內(nèi)的隨機(jī)錯(cuò)誤破壞，如電源軌故障。利用閃存直接執(zhí)行還無(wú)需為ＭＣＵ器件提供足夠的　ＳＲＡＭ，來(lái)將應(yīng)用從一個(gè)　ＲＯＭ　或閃存器件復(fù)制至目標(biāo)?。遥粒汀?zhí)行空間。

　　消除差距

　　理想的情況是，改進(jìn)閃存技術(shù)，以匹配３２位內(nèi)核的性能。雖然當(dāng)前的技術(shù)有一定的局限，仍有一些有效的方法，可幫助架構(gòu)師解決性能瓶頸問(wèn)題。

　　簡(jiǎn)單的指令預(yù)取緩沖器和指令高速緩存系統(tǒng)在３２位ＭＣＵ設(shè)計(jì)中的采用，將大大提高ＭＣＵ的性能。下面將介紹系統(tǒng)架構(gòu)師如何利用這些技術(shù)將１６位的ＭＣＵ架構(gòu)升級(jí)至３２位內(nèi)核ＣＰＵ。

　　在　ＭＣＵ　設(shè)計(jì)中引入?。常参粌?nèi)核

　　圖?。薄〗榻B了將現(xiàn)有１６位設(shè)計(jì)升級(jí)至基本３２位內(nèi)核的情況，顯示了新３２　位內(nèi)核及其基本外設(shè)集合之間的基本聯(lián)系。由于我們?cè)谟懻搶⑿碌模常参惶幚砥鲀?nèi)核集成至新的?。停茫铡≡O(shè)計(jì)，我們假設(shè)可采用新３２位內(nèi)核采用以下規(guī)范。

　　圖１　　為現(xiàn)有設(shè)計(jì)引入３２位內(nèi)核

　?。常病∥粌?nèi)核——改良的哈佛架構(gòu)

　　與很多　ＭＣＵ　一樣，新的?。常参弧?nèi)核也采用改良的哈佛架構(gòu)。因此，程序存儲(chǔ)和數(shù)據(jù)存儲(chǔ)空間是在兩個(gè)獨(dú)立的總線構(gòu)架上執(zhí)行。一個(gè)純哈佛設(shè)計(jì)可防止數(shù)據(jù)在程序存儲(chǔ)空間被讀取，該內(nèi)核改良的哈佛架構(gòu)設(shè)計(jì)仍可實(shí)現(xiàn)這樣的操作，同時(shí)，該３２位內(nèi)核設(shè)計(jì)還可實(shí)現(xiàn)程序指令在數(shù)據(jù)存儲(chǔ)空間的執(zhí)行。

　　在標(biāo)準(zhǔn)總線周期內(nèi)，程序和數(shù)據(jù)存儲(chǔ)器接口允許插入等待狀態(tài)，有助于響應(yīng)速度緩慢的存儲(chǔ)或存儲(chǔ)映射器件。

　?。常参粌?nèi)核——工作頻率

　　新內(nèi)核的工作時(shí)鐘頻率為１２０ＭＨｚ，是被替代的１６位內(nèi)核速度的六倍。

　?。常参粌?nèi)核——指令存儲(chǔ)器接口

　　指令存儲(chǔ)系統(tǒng)接口有一個(gè)３２位寬的數(shù)據(jù)總線，以及一個(gè)總共地址空間為１ＭＢ的２０位寬的地址總線。盡管?。常参粌?nèi)核具備更大的地址空間，而這足夠滿足這個(gè)ＭＣＵ的目標(biāo)應(yīng)用空間。標(biāo)準(zhǔn)的控制信號(hào)同樣具備為緩慢的存儲(chǔ)器件插入等待狀態(tài)的能力。

　　該設(shè)計(jì)的閃存器件與１６位設(shè)計(jì)采用的技術(shù)一樣，運(yùn)行速度達(dá)２０?。停龋?。

　?。常病∥粌?nèi)核——數(shù)據(jù)存儲(chǔ)器接口

　　系統(tǒng)　ＳＲＡＭ　和存儲(chǔ)器映射外設(shè)都通過(guò)系統(tǒng)控制器與處理器數(shù)據(jù)總線相連。系統(tǒng)控制器可提供額外的地址解碼及其他控制功能，幫助處理器內(nèi)核正確訪問(wèn)數(shù)據(jù)存儲(chǔ)器或存儲(chǔ)器映射外設(shè)，而無(wú)需處理特定的等待狀態(tài)、不同的數(shù)據(jù)寬度或每個(gè)映射到數(shù)據(jù)存儲(chǔ)空間的器件的其他特殊需求。

　　系統(tǒng)控制器和處理器內(nèi)核之間的數(shù)據(jù)總線為?。常病∥粚挘c系統(tǒng)控制器和ＳＲＡＭ　間的數(shù)據(jù)總線寬度相同。系統(tǒng)控制器和外設(shè)以及?。牵校桑稀《丝陂g的數(shù)據(jù)總線寬度可為?。浮∥?、１６　位或　３２　位，視需求而定。

　　目標(biāo)設(shè)計(jì)采用的?。樱遥粒汀∨c?。保丁∥辉O(shè)計(jì)采用的類(lèi)型相同，在　１２０?。停龋鷷r(shí)可實(shí)現(xiàn)?。啊〉却隣顟B(tài)操作。

　　初步分析

　　目前系統(tǒng)的性能由幾個(gè)因素控制。處理器內(nèi)核與閃存器件速度的差異可極大地影響性能，因?yàn)橹辽儆形鍌€(gè)等待狀態(tài)必須添加到每個(gè)指令提取中。根據(jù)粗粒經(jīng)驗(yàn)法則，至少每十個(gè)指令有一個(gè)讀取或存儲(chǔ)。每條指令加權(quán)平均周期（ＣＰＩ）的典型順序?yàn)椋?/FONT>