Cadence設(shè)計(jì)系統(tǒng)公司近日發(fā)布了SPB 16.2版本，全力解決電流與新出現(xiàn)的芯片封裝設(shè)計(jì)問(wèn)題。這次的版本提供了IC封裝/系統(tǒng)級(jí)封裝（SiP）小型化、設(shè)計(jì)周期縮減和DFM驅(qū)動(dòng)設(shè)計(jì)，以及一個(gè)全新的電源完整性建模解決方案。這些新功能可以提高從事單芯片和多芯片封裝/SiP的數(shù)字、模擬、RF和混合信號(hào)IC封裝設(shè)計(jì)師的效率。

　　設(shè)計(jì)團(tuán)隊(duì)將會(huì)看到，新規(guī)則和約束導(dǎo)向型自動(dòng)化能力的推出，解決了高密度互連（HDI）襯底制造的設(shè)計(jì)方法學(xué)問(wèn)題，而這對(duì)于小型化和提高功能密度來(lái)說(shuō)是一個(gè)重要的促進(jìn)因素，因而得以使總體的封裝尺寸大大縮小。通過(guò)促成團(tuán)隊(duì)型設(shè)計(jì)，多個(gè)設(shè)計(jì)師可以同時(shí)進(jìn)行同一個(gè)設(shè)計(jì)，從而可以縮短設(shè)計(jì)周期，讓總設(shè)計(jì)時(shí)間大大縮短，實(shí)現(xiàn)了快速上市。

　　當(dāng)今業(yè)界圍繞低功耗設(shè)計(jì)，尤其是在無(wú)線(xiàn)設(shè)備以及使用電池的設(shè)備中，高效的供電網(wǎng)絡(luò)（PDN）對(duì)于滿(mǎn)足功耗管理目標(biāo)是至關(guān)重要的。新的電源完整性技術(shù)讓設(shè)計(jì)師能夠高效率地解決供電設(shè)計(jì)問(wèn)題，實(shí)現(xiàn)用電的充分性、高效性和穩(wěn)定性。

　　“的復(fù)雜高速I(mǎi)C創(chuàng)造了非常有挑戰(zhàn)性的IC封裝設(shè)計(jì)，包括物理實(shí)現(xiàn)及信號(hào)和功率完整性等方面，”Bayside Design技術(shù)官Kevein Roselle說(shuō)，“隨著現(xiàn)在對(duì)于產(chǎn)品小型化、提高設(shè)計(jì)師效率及實(shí)現(xiàn)高效PDN設(shè)計(jì)的關(guān)注，我們感覺(jué)SPB 16.2將會(huì)幫助設(shè)計(jì)師更好地解決他們的設(shè)計(jì)挑戰(zhàn)。”

　　此外，通過(guò)與制造設(shè)備廠商Kulicke & Soffa達(dá)成協(xié)議，Cadence使用 Kulicke & Soffa的鍵合線(xiàn)IP配置庫(kù)，實(shí)現(xiàn)了DFM導(dǎo)向型鍵合線(xiàn)設(shè)計(jì)，提高了產(chǎn)出率并減少了制造延遲。

　　“隨著鍵合線(xiàn)封裝變得越來(lái)越復(fù)雜，為了避免制造問(wèn)題，設(shè)計(jì)師正面臨著設(shè)計(jì)內(nèi)DFM匹配性的挑戰(zhàn)，”Kulicke & Soffa產(chǎn)品營(yíng)銷(xiāo)經(jīng)理Paul Reid說(shuō)，“通過(guò)合作，我們現(xiàn)在可以向設(shè)計(jì)者們提供面向DFM鍵合線(xiàn)配置庫(kù)?！?

　　“這個(gè)新版本為我們的IC封裝與SiP技術(shù)提供了重要的改進(jìn)，我們很高興看到Bayside Design等公司從中得到了實(shí)惠，”Cadence產(chǎn)品營(yíng)銷(xiāo)部主管Steve Kamin說(shuō)，“我們致力于改進(jìn)我們的技術(shù)，與設(shè)計(jì)鏈上的主要廠商們建立聯(lián)系，從而保持我們?cè)趲椭O(shè)計(jì)師實(shí)現(xiàn)、甚至超越其設(shè)計(jì)目標(biāo)方面的地位?！?

　　SPB 16.2版本將于2008年第四季度上市?？蛻?hù)可以在9月9日~11日舉行的CDNLive!硅谷會(huì)議上看到Allegro PCB及IC封裝/SiP流程的樣本，或者在9月8日注冊(cè)為techtorial會(huì)員。同時(shí)，SPB 16.2版本將在9月14日~19日于圣克拉拉舉行的PCB West展會(huì)上的EMA展臺(tái)進(jìn)行展示。