OrCAD Express 功能介紹
出處:awey 發(fā)布于:2008-08-21 16:12:15
OrCAD Express for Windows是一個32位的Windows的應(yīng)用軟件,它包含在圖板和其它設(shè)備上設(shè)計時,你所需要的一切,包含并支持FPGAs和復(fù)雜的可編程邏輯裝置CPLDs。OrCAD Express for Windows是一個32位的用來設(shè)計印刷電路板PCBs和可編程器件的Windows應(yīng)用軟件。對于PCB設(shè)計來說,Express提供了整個系統(tǒng)的設(shè)計和OrCAD關(guān)于設(shè)計時所獲得的一些數(shù)據(jù)資料,如系統(tǒng)仿真。對于程序設(shè)備的設(shè)計,Express提供了一個不同的,將所有的選擇項包括VAPL,schematics和氖一切的合并綜合。例如OABL的仿真與綜合的方法。OrCAD Express是建立在標(biāo)準(zhǔn)化的基礎(chǔ)上的,這使得它同其它應(yīng)用軟件方便地結(jié)合起來,支持的工作界面有EDIF200、XNF、VITAL/SDF和Open-PIA。
1.一個多Vendor 的解決方案
Express同所有普通的CPLD/FPGA設(shè)計環(huán)境可共存,例如,Aetel Designer Senes、Vantis Maca-XL Altear MAX+PLUSⅡ、Lattice pDS+、Luent ORCA Foundny和Xilinx XACT step、PSpice、Spice。大量的網(wǎng)絡(luò)表支持多于30種格式的輸出,包括有OrCAD Layout ,EPIF200,VHDL,Venloy SPLCE ,PADS ,PCAD、Protel PCB
2.基于VHDL的方法使復(fù)雜的設(shè)計簡單化
包括大量的在線幫助、學(xué)習(xí)Express獨特的培訓(xùn)教程。提供混合模式設(shè)計,用戶能用Schematics設(shè)計,VHDL設(shè)計或者二者合并。從VHDL或VHDL模板產(chǎn)生標(biāo)號(symbols)VHDL編輯器提供語法檢查和大量的VHDL流的構(gòu)成。Vendor-specific help引導(dǎo)你了解整個設(shè)計過程。
3.一種綜合的應(yīng)用軟件
Express profect manager通過跟蹤所有文件和重要屬性來產(chǎn)生PCB系統(tǒng)或可編程邏輯器件的網(wǎng)絡(luò)表,以此來管理設(shè)計數(shù)據(jù)。Express包括一個Schematic編輯器用來進(jìn)行PCB系統(tǒng)或元件的設(shè)計。就元件設(shè)計而言,它提供了同VHDL 編輯器相聯(lián)系的機(jī)會入口。
Express編輯器可以處理多種輸入方式,包括VHDL或schematics為目標(biāo)元件生成的網(wǎng)絡(luò)表。
Express仿真同VHDL相結(jié)合,支持一系列的IEEE1076-1993VHDL標(biāo)準(zhǔn)和VATAL2.2b門級仿真。
4.Express方案管理器
方案管理器是為設(shè)計作準(zhǔn)備的奇才,象圖書館一樣,提供完成設(shè)計任務(wù)如PCB系統(tǒng)級和PLD設(shè)計的選項。通過Express編輯器能自動聯(lián)系和理解內(nèi)部文件的屬性。
Express Project Manager管理組織所有的網(wǎng)絡(luò)表、元器件、文件的注解和檢測工作是否處于一種有力的管理計劃中。
Project manager用方便的層次觀點代替了VHDL與原理電路圖的聯(lián)系,F(xiàn)PGA的綜合與化設(shè)計為輸出結(jié)果提供了品質(zhì)保證。
上一篇:PCB制造過程基板尺寸的變化問題
下一篇:PCB制造缺陷解決方法
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(DFM)核心實操規(guī)范2026/4/8 10:41:07
- PCB測試點設(shè)計與檢測適配核心實操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計與熱管理核心實操規(guī)范2026/4/3 14:38:57
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









