PCB布線原則
出處：suchenwang 發(fā)布于：2008-08-18 17:19:46
連線精簡原則
連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。
安全載流原則
銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標準），可以根據這個基本的關系對導線寬度進行適當的考慮。
印制導線允許工作電流（導線厚50um，允許溫升10℃）
|
導線寬度（Mil） |
導線電流（A） |
|
10 |
1 |
|
15 |
1.2 |
|
20 |
1.3 |
|
25 |
1.7 |
|
30 |
1.9 |
|
50 |
2.6 |
|
75 |
3.5 |
|
100 |
4.2 |
|
200 |
7.0 |
|
250 |
8.3 |
相關的計算公式為：
I=KT0.44A0.75
其中:
K為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048；
T為溫升，單位為℃;
A為覆銅線的截面積，單位為mil（不是mm，注意）；
I為允許的電流，單位是A。
電磁抗干擾原則
電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。
一、通常一個電子系統(tǒng)中有各種不同的地線，如數字地、邏輯地、系統(tǒng)地、機殼地等，地線的設計原則如下：
1、 正確的單點和多點接地
在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHZ時，如果采用一點接地，其地線的長度不應超過波長的1/20，否則應采用多點接地法。
2、 數字地與模擬地分開
若線路板上既有邏輯電路又有線性電路，應盡量使它們分開。一般數字電路的抗干擾能力比較強，例如TTL電路的噪聲容限為0.4~0.6V，CMOS電路的噪聲容限為電源電壓的0.3~0.45倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應該分開布局布線。
3、 接地線應盡量加粗
若接地線用很細的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm以上。
4、 接地線構成閉環(huán)路
只由數字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因為環(huán)形地線可以減小接地電阻，從而減小接地電位差。
二、配置退藕電容
PCB設計的常規(guī)做法之一是在印刷板的各個關鍵部位配置適當的退藕電容，退藕電容的一般配置原則是：
電源的輸入端跨接10~100uf的電解電容器，如果印制電路板的位置允許，采用100uf以上的電解電容器抗干擾效果會更好。
原則上每個集成電路芯片都應布置一個0.01uf~`0.1uf的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10uf的鉭電容（不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感，使用鉭電容或聚碳酸醞電容）。
對于抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。
電容引線不能太長，尤其是高頻旁路電容不能有引線。
三、過孔設計
在高速PCB設計中，看似簡單的過孔也往往會給電路的設計帶來很大的負面效應，為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到：
從成本和信號質量兩方面來考慮，選擇合理尺寸的過孔大小。例如對6- 10層的內存模塊PCB設計來說，選用10/20mil（鉆孔/焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使用8/18Mil的過孔。在目前技術條件下，很難使用更小尺寸的過孔了（當孔的深度超過鉆孔直徑的6倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗。
使用較薄的PCB板有利于減小過孔的兩種寄生參數。
PCB板上的信號走線盡量不換層，即盡量不要使用不必要的過孔。
電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好。
在信號換層的過孔附近放置一些接地的過孔，以便為信號提供近的回路。甚至可以在PCB板上大量放置一些多余的接地過孔。
四、降低噪聲與電磁干擾的一些經驗
能用低速芯片就不用高速的，高速芯片用在關鍵地方。
可用串一個電阻的方法，降低控制電路上下沿跳變速率。
盡量為繼電器等提供某種形式的阻尼，如RC設置電流阻尼。
使用滿足系統(tǒng)要求的頻率時鐘。
時鐘應盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地。
用地線將時鐘區(qū)圈起來，時鐘線盡量短。
石英晶體下面以及對噪聲敏感的器件下面不要走線。
時鐘、總線、片選信號要遠離I/O線和接插件。
時鐘線垂直于I/O線比平行于I/O線干擾小。
I/O驅動電路盡量靠近PCB板邊，讓其盡快離開PCB。對進入PCB的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
MCU無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空。
閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。
印制板盡量使用45折線而不用90折線布線，以減小高頻信號對外的發(fā)射與耦合。
印制板按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠一些。
單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗。
模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
對A/D類器件，數字部分與模擬部分不要交叉。
元件引腳盡量短，去藕電容引腳盡量短。
關鍵的線要盡量粗，并在兩邊加上保護地，高速線要短要直。
對噪聲敏感的線不要與大電流，高速開關線并行。
弱信號電路，低頻電路周圍不要形成電流環(huán)路。
任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。
每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容。
用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地。
對干擾十分敏感的信號線要設置包地，可以有效地抑制串擾。
信號在印刷板上傳輸，其延遲時間不應大于所有器件的標稱延遲時間。
環(huán)境效應原則
要注意所應用的環(huán)境，例如在一個振動或者其他容易使板子變形的環(huán)境中采用過細的銅膜導線很容易起皮拉斷等。
安全工作原則
要保證安全工作，例如要保證兩線間距要承受所加電壓峰值，高壓線應圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。
組裝方便、規(guī)范原則
走線設計要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時（面積超過500平方毫米），應局部開窗口以方便腐蝕等。
此外還要考慮組裝規(guī)范設計，例如元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當表貼焊盤或用線段當金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤；SMD器件的引腳與大面積覆銅連接時，要進行熱隔離處理，一般是做一個Track到銅箔，以防止受熱不均造成的應力集中而導致虛焊；PCB上如果有Φ12或方形12mm以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。
經濟原則
遵循該原則要求設計者要對加工，組裝的工藝有足夠的認識和了解，例如5mil的線做腐蝕要比8mil難，所以價格要高，過孔越小越貴等
熱效應原則
在印制板設計時可考慮用以下幾種方法：均勻分布熱負載、給零件裝散熱器，局部或全局強迫風冷。
從有利于散熱的角度出發(fā)，印制板是直立安裝，板與板的距離一般不應小于2cm，而且器件在印制板上的排列方式應遵循一定的規(guī)則：
同一印制板上的器件應盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號晶體管、小規(guī)模集成電路、電解電容等）放在冷卻氣流的上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻氣流下。
在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置，以便減少這些器件在工作時對其他器件溫度的影響。
對溫度比較敏感的器件安置在溫度的區(qū)域（如設備的底部），千萬不要將它放在發(fā)熱器件的正上方，多個器件是在水平面上交錯布局。
設備內印制板的散熱主要依靠空氣流動，所以在設計時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。
此外通過降額使用，做等溫處理等方法也是熱設計中經常使用的手段。
歡迎轉載,信息來自維庫電子市場網（www.hbjingang.com）
版權與免責聲明
凡本網注明“出處：維庫電子市場網”的所有作品，版權均屬于維庫電子市場網，轉載請必須注明維庫電子市場網，http://www.hbjingang.com，違反者本網將追究相關法律責任。
本網轉載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網贊同其觀點或證實其內容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時，必須保留本網注明的作品出處，并自負版權等法律責任。
如涉及作品內容、版權等問題，請在作品發(fā)表之日起一周內與本網聯(lián)系，否則視為放棄相關權利。
相關技術資料
- 高速PCB信號完整性（SI）設計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容（EMC）設計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設計（DFM）核心實操規(guī)范2026/4/8 10:41:07
- PCB測試點設計與檢測適配核心實操規(guī)范2026/4/7 11:55:25
- PCB散熱設計與熱管理核心實操規(guī)范2026/4/3 14:38:57
技術分類
廣告
熱門技術資料
