Actel公司宣布其Libero集成開發(fā)環(huán)境 (IDE) 增添功耗優(yōu)化和增強(qiáng)的設(shè)計(jì)創(chuàng)建功能。全新的Libero IDE 8.4針對(duì)基于 Flash的IGLOO、IGLOO PLUS和 ProASIC3L現(xiàn)場(chǎng)可編程門陣列 (FPGA)，提供由1.14V至1.575V的FPGA內(nèi)核工作電壓范圍，為設(shè)計(jì)人員提供額外的內(nèi)核電壓選擇，以實(shí)現(xiàn)更低的功耗。新版本Libero IDE改進(jìn)了SmartPower功耗分析工具，便于比較同一設(shè)計(jì)的多種設(shè)計(jì)實(shí)現(xiàn)和器件不同工作條件下的狀況，以及它們所帶來(lái)的功耗和電池壽命影響。Libero IDE 8.4允許由Actel創(chuàng)建或第三方的IP構(gòu)件、用戶開發(fā)的HDL模塊，以及膠粘邏輯功能在設(shè)計(jì)項(xiàng)目中輕易集成，從而實(shí)現(xiàn)快速、高效的設(shè)計(jì)創(chuàng)建。

　　Actel 軟件工具市場(chǎng)經(jīng)理Fred Wickersham稱：“我們明白在功耗和開發(fā)周期敏感的市場(chǎng)中，軟件開發(fā)工具對(duì)于項(xiàng)目的成功至關(guān)重要。不管是簡(jiǎn)單的低功耗設(shè)計(jì)或復(fù)雜的以處理器為基礎(chǔ)的系統(tǒng)級(jí)芯片方案，全新Libero IDE 8.4都可以簡(jiǎn)化設(shè)計(jì)過(guò)程，通過(guò)提供易于使用的工具以找出設(shè)計(jì)中的功耗源并降低其功耗，省去繁瑣的設(shè)計(jì)任務(wù)如針對(duì)邏輯功能編寫新的HDL代碼，自動(dòng)實(shí)現(xiàn)多種功能在FPGA上或外部的連接?！?

Libero IDE 8.4的提升功能

　　全新Libero IDE 8.4擴(kuò)大了FPGA的內(nèi)核工作電壓范圍，達(dá)到1.14V至1.575V，適合基于Flash的1.2V IGLOO、IGLOO PLUS和ProASIC3L FPGA應(yīng)用，使設(shè)計(jì)人員擁有更多的內(nèi)核工作電壓選擇，以達(dá)更低的功耗。Libero IDE 8.4還提升了SmartPower功耗分析功能。在新版本Libero IDE中，用戶可以創(chuàng)建和比較多種用戶定義的功率曲線“場(chǎng)景” (scenarios)，讓用戶測(cè)試不同的運(yùn)作狀況，更好地針對(duì)其功率敏感應(yīng)用找出的設(shè)計(jì)方法。SmartPower同時(shí)新增圖形化的功耗顯示功能，為用戶帶來(lái)更好的易用性，以及全面了解設(shè)計(jì)中所有功能模式的功耗狀況。

　　傳統(tǒng)的設(shè)計(jì)方法包括從底層生成HDL代碼或原理圖設(shè)計(jì)，以便創(chuàng)建和縫合，構(gòu)成FPGA系統(tǒng)或子系統(tǒng)必需的邏輯功能組合。Libero IDE 8.4改進(jìn)了SmartDesign功能，允許用戶將由自己或第三方創(chuàng)建的HDL模塊、IP核，以及膠粘邏輯功能導(dǎo)入項(xiàng)目區(qū)，因而能夠從導(dǎo)入功能或現(xiàn)有的IP核目錄中快速選擇所需的構(gòu)件，然后將它們拖放到構(gòu)件視圖中的一個(gè)白板“畫布”(canvas)上，讓用戶在其中查看和連接這些構(gòu)件。自動(dòng)創(chuàng)建出經(jīng)設(shè)計(jì)準(zhǔn)則檢查和可預(yù)備進(jìn)行物理綜合 (synthesis-ready) 的HDL文件。SmartDesign支持快速構(gòu)建簡(jiǎn)單的設(shè)計(jì)或精細(xì)復(fù)雜的基于處理器的系統(tǒng)級(jí)芯片解決方案。