半導體多量子阱自電光效應器件是20世紀80年代后期迅速發(fā)展起來的一種新穎的光電混合型光邏輯開關器件。 SEED是美國貝爾實驗室對自電光效應器件（Self Electro－OpticEffect Device）的簡稱囫，其他一些國家稱這 種器件為量子阱激子吸收反射開關（EARS）器件、多量子阱光邏輯開關器件、量子阱非對稱諧振腔光調制器等不 同名稱，本文統(tǒng)一稱做SEED器件。SEED器件一般是用MBE或MOCVD生長多量子阱材料，利用現有的較為成熟的微電 子工藝制作器件及陣列，其開關速度很快，可達ns量級或更低，光能耗低，器件單位面積開關能耗可達fJ/μ㎡量 級，可在室溫下長期連續(xù)工作，特別是反射型SEED器件具有結構簡單、高速、極低能耗、易于高密度平面集成、 穩(wěn)定性好、室溫工作等特點，可實現光探測、光調制、光開關、光邏輯、光存儲、光電/電光轉換等多種功能，并 與其他光電子器件及電子電路具有良好的集成兼容性。

　　SEED器件及陣列是一種在GaAs/AlGaAs多量子阱材料上制作的電吸收光電子器件，既可用做光探測器，也可用做 光調制器；既可與Si集成電路混合集成，也可與GaAs電子器件單片集成，光垂直入射于器件表面或從器件表面反 射，可以很方便地制作成大規(guī)模高密度二維集成面陣，目前，國際上已研制成功64 KB的SEED集成面陣，SEED集成 面陣是構成智能像素的種非常理想的光子集成器件。

　　個SEED智能像素是美國貝爾實驗室于1989年研制的，只是做了原理性實驗，電路的開關速率不高。1993年 L.A.D′Asaro等人將三個SEED器件與一個DMT FET單片集成構成GaAs FET－SEED智能像素四，FET溝道是由90 nm的 AlxGa1-xAs層和10 nm摻雜濃度為1×1018cm-3的GaAs層構成。作為光探測器的兩個輸入SEED器件上的光束一個為 置位信號，一個為復位信號，輸入信號經FET放大后，由起光調制器作用的SEED輸出。由于引入FET的電子增益， 提高了開關速率，大大降低了開關能量，光開關能量比相同光窗口S－SEED低一個量級。

　　1994年，貝爾實驗室報道了4×4節(jié)點GaAs FET－SEED智能像素陣列，每個節(jié)點含25個FET和17個pin器件。電路 由兩個光接收器、一個倒相器、一個控制存儲器和一個多路選通/驅動/光調制器組成。整個陣列共集成了400個 FEI和272個pin器件。每個節(jié)點可同時輸入兩個光信號，由光接收器A和B將光信號轉化為電信號，在光接收器中的 每個SEED器件上都有一個箝位二極管，從而使S－SEED中點電位的變化幅度被箝制在一個較小的電壓范圍內，這樣 SEED的光能耗將相應降低。

　　單片集成構成GaAs FET－SEED智能像素是在同一材料上先制作光子集成器件，然后再制作電子器件，反之亦然 。單片集成的光電子集成回路具有結構緊湊、器件一體化等特點，但由于光子集成器件和電子器件無論是在材料和器件結構方面，還是在制作工藝方面差異都非常大，實現光子集 成器件和電子器件具有很好的兼容性難度非常大。在同一材料上既要制作多量子阱（MQW）光探測器、光調制器這 樣的光子集成器件，又要制作FET這樣的電子器件，兩類器件的工作機理、工作條件很不相同，器件結構差異很大 ，光子集成器件多為豎直結構，電子器件多為平面結構，因此在單片集成結構設計中，只能相互協調，遇到相互 矛盾之處只能采取折中辦法，因此就不能對每個器件都做到化設計，也就很難使每個光子器件及電子器件都 處于工作狀態(tài)。此外，由于光子器件和電子器件結構不同，不可避免地要造成相互之間的不良影響。還有， 在GaAs材料基片上制造大規(guī)模集成電路技術還很不成熟，成品率低，造價高，而在MQW材料制作完成SEED器件后， 再制作GaAs FET，兩類器件相互影響，造成單片集成的大陣列SEED智能像素的成品率就更低了，因而，很難滿足 應用系統(tǒng)要求智能像素性能參數應具有良好一致性的實際需要。

　　為了解決單片集成GaAs FET－SEED智能像素存在的問題，貝爾實驗室于1995年提出將SEED光探測器、光調制器 等光子集成器件與Si CMOS電路進行混合集成圇，構成電路規(guī)模更大、功能更強、成品率更高的CMOS－SEED智能像 素，這為光電子集成技術向大規(guī)模、高性能價格比、實用化方向發(fā)展邁出了一大步。

　　混合集成智能像素是指光子集成器件和電子器件根據各自器件的材料結構和制作工藝的不同，分別制作在不同 的芯片上，通過焊接、封裝等技術多芯片組裝（MCM）在一起，混合集成的智能像素具有器件優(yōu)化程度高、成 品率高、可充分發(fā)揮光子集咸器件和電子器件的性能、選擇器件功能靈活等優(yōu)點，集成后的智能像素體積小、功 能多、性能價格比大大提高，是光電子集成系統(tǒng)目前發(fā)展的主要趨勢冂。

　　CMOS－SEED智能像素是將SEED器件制作在GaAs／AlGaAs MQW材料上，電子器件是在Si晶片上制作CMOS電路， SEED器件和電子器件分別制備好以后，用倒裝焊接技術將SEED器件焊接在51 CMOS芯片上。

　　CMOS工藝是微電子技術的主要工藝，目前發(fā)展得相當成熟，制造的超大規(guī)模集成電路成品率非常高，只要將制 備好的SEED陣列和CMOS集成電路通過倒裝焊接技術焊接在一起，就可獲得性能優(yōu)良的CMOS－SEED智能像素，無論 是在陣列規(guī)模方面，還在從性能價格比方面都比單片集成GaAs FET－SEED智能像素要優(yōu)越得多。

　　歡迎轉載，信息來源維庫電子市場網（www.hbjingang.com）