低通濾波器的延遲均衡器設(shè)計(jì)
出處:dydnts 發(fā)布于:2008-11-07 14:45:25
要求 延遲特性如表1給出的帶通濾波器,必須被均衡到700pts以內(nèi),相應(yīng)的延遲曲線如圖(a)所示。
解 ①因?yàn)檠舆t出現(xiàn)在1000Hz處,所以用1000Hz除以頻率軸并用(2π×1000)乘以延遲軸對(duì)曲線進(jìn)行歸一化。所得結(jié)果列于表2中并繪于圖(b)中。
②要求均衡器在1rad/s處,相對(duì)于0.5rad/s和1.5rad/s處的歸一化峰值延遲為10s。
查表1得,Q=2.75的延遲特性可以滿足該要求。
把表1的歸一化延遲逐點(diǎn)加上該延遲,即得到表3的值。

表1 給定的延遲

表2 歸一化的延遲

表3 均衡后的延遲
相應(yīng)的曲線繪于圖(c)。延遲除以(2π×1000),頻率軸乘以1000,可將該曲線去歸一化,得到圖(d)所示的終延遲特性曲線。在整個(gè)通帶內(nèi),時(shí)延的差值約為675,tts。

均衡器使延遲的變換范圍減小到1/2以內(nèi)。增加兩個(gè)均衡器補(bǔ)償在750Hz及1250Hz附近的下凹,可以得到進(jìn)一步的均衡。
上一篇:典型數(shù)字IIR濾波器
下一篇:典型的模擬濾波器頻率到頻率的變換
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 單片機(jī)技術(shù)特性與嵌入式開發(fā)實(shí)踐指南2026/1/7 10:00:02
- 單片機(jī)(MCU)與數(shù)字信號(hào)處理器(DSP)分類及選型技術(shù)指南2025/12/30 10:02:37
- 工業(yè)級(jí)DSP信號(hào)處理系統(tǒng):硬件適配與抗干擾工程方案2025/12/15 14:41:00
- HOLTEK推出HT32F65533G/733G內(nèi)建N/N預(yù)驅(qū)電機(jī)專用SoC單片機(jī)2025/11/26 14:11:41
- 什么是C51數(shù)據(jù)類型擴(kuò)充定義2025/10/27 13:59:22
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問(wèn)題分析









