LC濾波器全通結(jié)構(gòu)
出處:尤新亮 發(fā)布于:2008-11-07 14:17:57
(1)1階定阻電路 圖(a)所示的格形網(wǎng)絡(luò)實(shí)現(xiàn)了1階全通傳遞函數(shù)。此網(wǎng)絡(luò)也是定阻型的,這就是說,輸人阻抗在整個頻帶內(nèi)為常數(shù)值R。定阻網(wǎng)絡(luò)可以級聯(lián)起來而不相互影響,以致總延遲曲線能由各個單獨(dú)的延遲相加而得到。格形網(wǎng)絡(luò)有一個等價的不平衡形式,如圖(b)所示。其設(shè)計(jì)公式為:

式中,R是期望的阻抗;0是實(shí)數(shù)極-零點(diǎn)坐標(biāo)。相移和延遲特性由上式確定。
圖(b)所示電路需要一個磁耦合系數(shù)K=1、具有中心抽頭的電感。

圖1 1階LC均衡
(2)2階定阻電路 具有定阻性質(zhì)的2階全通格形網(wǎng)絡(luò)如圖2(a)所示。該電路可以轉(zhuǎn)換成圖2(b)所示的不平衡橋T形電路。各元件由下列公式計(jì)算:

為了調(diào)諧和測試電路,通過將并聯(lián)支路開路、將橋路或串聯(lián)支路短路,將電路分解成并聯(lián)和串聯(lián)電路,如圖2(c)所示。兩個電路都在ωr處諧振。
這種轉(zhuǎn)換可以用于圖2(b)所示電路的T形電容器,以減小電容量。終的電路如圖2(d)所示。電容C1和C2由下式計(jì)算:

通過將并聯(lián)支路開路,然后將橋路串聯(lián)支路短路,這樣就得到了如圖2(e)所示的串聯(lián)和并聯(lián)諧振電路。兩個電路都在ωr處諧振。

對式(7.20)細(xì)致地加以考察,如果Q(1,則Cb將為負(fù)數(shù)(如果Q=1,Cb可用短路代替)。這樣,圖2所示的電路只能用于Q值大于1的情況。幸運(yùn)的是,這種要求在絕大多數(shù)情況下均可滿足。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 單片機(jī)技術(shù)特性與嵌入式開發(fā)實(shí)踐指南2026/1/7 10:00:02
- 單片機(jī)(MCU)與數(shù)字信號處理器(DSP)分類及選型技術(shù)指南2025/12/30 10:02:37
- 工業(yè)級DSP信號處理系統(tǒng):硬件適配與抗干擾工程方案2025/12/15 14:41:00
- HOLTEK推出HT32F65533G/733G內(nèi)建N/N預(yù)驅(qū)電機(jī)專用SoC單片機(jī)2025/11/26 14:11:41
- 什么是C51數(shù)據(jù)類型擴(kuò)充定義2025/10/27 13:59:22
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









