同步DRAM的寫操作如圖所示，與讀操作相同，都是與時鐘上升沿同步地賦予指令及數(shù)據(jù)的。

　　圖 SDRAM的寫操作

　?。?）行地址與存儲塊編號指定
 
　　向處于IDLE狀態(tài)的同步DRAM發(fā)出ACTV指令，同時賦予行地址和存儲塊編號，據(jù)此，激活相應(yīng)的存儲塊，使之處于能夠接受下－寫指令的狀態(tài)。
 
　?。?）發(fā)出寫指令
 
　　發(fā)出ACTV指令后，只要經(jīng)過tRCD時間的等待，就可以處于能接受下一指令的狀態(tài)，與列地址、寫入數(shù)據(jù)一起發(fā)出WRITE指令。與讀操作時不同的是，不必在意延遲時間，可與指令同時賦予數(shù)據(jù)。

　　（3）數(shù)據(jù)的連續(xù)寫入
 
　　當(dāng)進(jìn)行突發(fā)寫操作時，可在此之后連續(xù)賦予數(shù)據(jù)。只要連續(xù)賦予模式寄存器的突發(fā)長度（BL）所指定的長度，寫人目的地的地址就可在DRAM內(nèi)部自動更新，進(jìn)行突發(fā)寫操作。圖中表示了BL＝4時的操作。

　　歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.hbjingang.com）