作為實際的FIFO存儲器，我們以Cypress公司的CY7C419為例進行說明。CY7C419是L0b字×9位結構的FIFO存儲器，其引腳配置如圖1所示。在與CY7C419相同的系列中，還包括內部結構為512字×9位（CY7C421）以及1K字×9位、2K字×9位、4K字×9位（分別為CY7C425／429／433）的產品。由于FIFO存儲器沒有地址引腳，因而無論哪種產品都具有完全相同的引腳配置，所以該存儲器可以互換使用。

　　圖1 CY7C419的引腳配置

　　CY7C419的框圖如圖2所示，可以看出這是與剛才的FIFO印象圖非常相似的形式。在前面的圖中沒有出現(xiàn)的是處于下半部分的復位邏輯、標識控制電路以及擴展邏輯這三項。對此，我們將進行簡單的補充說明。

　　圖2 CY7C419的內部框圖

　　1.  復位邏輯
 
　　如前所述，F(xiàn)IFO存儲器沒有地址引腳，訪問的地址由存儲器內部的讀指針及寫指針進行管理，從外部既不能讀出也不能置換該指針。
 
　　所以，在接通電源及系統(tǒng)復位的情況下，決定FIFO存儲器初始狀態(tài)的就是復位邏輯,通過MR（Master Reset，主復位）及FL／RT（First Load，優(yōu)先加載／Retransmit，重傳）引腳進行各個指針的初始化。
 
　　2.  標識控制電路
 
　　雖然FIFO存儲器的讀指針及寫指針等不能被讀出，但如果不了解數(shù)據是否已經寫人或者數(shù)據是否已滿，那么讀取端可能進行沒有任何數(shù)據的讀操作，而寫人端也可能在數(shù)據已滿的地方仍在寫人數(shù)據。
 
　　為此，在FIFO存儲器中設計了表示“緩沖器為空（BufferEmpty）”及“緩沖器已滿（Buffer Full）”的信號。由標識控制電路控制這些信號。
 
　　3.  擴展邏輯
 
　　設計擴展邏輯是為了在連接若干FIFO存儲器情況下可以更多地存放數(shù)據。CY7C419通過XI（Expansion IN，擴展輸入）、XO（Expansion OUT，擴展輸出）以及FL（First Load）信號進行控制，XO輸出與相鄰器件的XI輸入相連接，的器件的XO輸出與前面器件的XI輸出相連接，以這樣的形式構成環(huán)形緩沖器。

　　歡迎轉載，信息來源維庫電子市場網（www.hbjingang.com）