隨著VLSI技術的進步，已經有可能通過增加額外的硬件資源來增強通用和專用處理器的性能。為提高傳統(tǒng)Von Neumann機的吞吐量，可以增加額外的硬件資源以充分利用指令級并行性的優(yōu)勢。目前已經形成的用于支持指令級并行的技術包括超級流水線、超標量結構、數據流處理器以及超長指令字結構。由于軟件開發(fā)成本螺旋式上升，大量的努力集中在針對編程語言的基于編譯器的自動優(yōu)化領域。

　　超級流水線技術已被用于一些處理器以提高吞吐能力，例如Intel Pentium Pro。超級流水線是通過增加流水級來獲得的，這樣可以得到非常短的機器周期，因而允許很高的發(fā)射速率。盡管指令以很高的速率被連續(xù)發(fā)射，它們的終完成仍需要很多周期，即當一個指令被啟動時，多個先前的指令可能正在不同的流水級中被執(zhí)行著。超級流水線的缺點在于增加了等待時間（指令從被發(fā)射到被完成所需的時間），同時使得清空流水線的代價變得更高。從硬件角度看，增加流水線寄存器需要大蚩額外的硬件資源。為了使流水線對程序員和（或）編譯器透明，處理器必須跟蹤分配給指令且仍在流水線上行進的資源。如果發(fā)生資源沖突，流水線將延遲，而“氣泡”將被引入流水線中。一般由編譯器或程序員來排列指令以避免可能發(fā)生的流水線延遲。

　　從商用角度看，嘗試在數字信號處理器中支持并行需要借助昂貴的多處理器通信或多個獨立編程的ALU。不幸的是，這些解決方案都伴隨著高昂的價格，并受到I/O引腳數的限制。的高端DSP ftP結合了一個RISC處理器和多個獨立程序控制的ALU。這些AI＇U已針對信號或圖像處理運算進行了優(yōu)化，同時針對不同速度、成本和功耗需求的市場對器件進行了特殊的優(yōu)化。這里還要強調一點，即為單處理器開發(fā)的DSP算法未必能很好地移植到多處理器環(huán)境中。

　　歡迎轉載，信息來自維庫電子市場網（www.hbjingang.com）