平面全屬化封裝技術(shù)
出處:chunyang 發(fā)布于:2008-10-09 14:14:49
由于引線互連帶來的種種問題,人們開始研究如何改進(jìn)互連技術(shù),以避免采用引線。1995年以后,陸續(xù)開發(fā)出了一些無引線的集成功率模塊,其特點是:互連結(jié)構(gòu)的電感小、散熱好、封裝牢固等。圖1(a)、圖1(b)、圖1(c)分別給出了三種不同引線鍵合(Non-Wire Bond)的集成功率模塊技術(shù):(a)嵌人功率器件(CPES,1999),(b)層疊式器件PowerOverlay,(c)倒裝芯片法(參考APEC⒛00)。嵌入功率器件的平面金屬化封裝技術(shù)是其中較好的一種。

圖1 不用引線鍵合的集成功率模塊
圖2給出了一個集成模塊的剖面圖,應(yīng)用了嵌入功率器件的多層集成封裝技術(shù)。包括:散熱板、基板、絕緣傳熱材料、功率母線、功率器件、銅層、陶瓷、集成無源模塊、金屬層、表面貼裝芯片(驅(qū)動、檢測及保護(hù)元件)等。這種三維多層集成封裝技術(shù),將功率模塊、集成電路等做成三明治(Sandwich)結(jié)構(gòu)形式。

圖2 嵌入功率器件的多層集成封裝的剖面圖
上一篇:PCB 絲印規(guī)范及要求
下一篇:高速電路去耦和旁路特性
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(DFM)核心實操規(guī)范2026/4/8 10:41:07
- PCB測試點設(shè)計與檢測適配核心實操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計與熱管理核心實操規(guī)范2026/4/3 14:38:57
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









