脈沖寬度測(cè)量和占空比測(cè)量模塊設(shè)計(jì)
出處:tyw 發(fā)布于:2008-10-13 10:09:16
根據(jù)上述脈寬測(cè)量原理,設(shè)計(jì)如圖1 (CONTRL2)所示的電路原理示蕙圖。該信號(hào)的上沿和下沿信號(hào)對(duì)應(yīng)于末經(jīng)處理時(shí)的被測(cè)信號(hào)50%幅度時(shí)的匕沿和下沿。被測(cè)信號(hào)從FIN端輸入,CLR為初始化信號(hào),START為工作使能信號(hào)。CONTRL2模塊的PUL端與GATE的輸入端PUL連接。

圖1 脈沖寬度測(cè)量原理圖
測(cè)量脈沖寬度的工作步驟如下:
?。?)向CONTRL2的CLR端送一個(gè)脈沖以便進(jìn)行電路的工作狀態(tài)初始化。
?。?)將GATE的CNL端置高電平,表示開始脈沖寬度測(cè)量,這時(shí)CNT2 fit輸入信號(hào)為FSD。
(3)在被測(cè)脈沖的上沿到來時(shí),CONTRL2的PUL端輸出高電平,標(biāo)準(zhǔn)頻率信號(hào)進(jìn)入計(jì)數(shù)器CNT2。
?。?)在被測(cè)脈沖的下沿到來時(shí),CONTRL2的PUL端輸出低電平,計(jì)數(shù)器CNT2被關(guān)斷。
?。?)由單片機(jī)讀出計(jì)數(shù)器CNT2的結(jié)果,并通過上述測(cè)量原理公式計(jì)算出脈沖寬度。
CONTRL2子模塊的主要特點(diǎn)是:電路的設(shè)計(jì)保證了只有CONTRL2被初始化后才能置作,否則R凡輸出始終為零。只有在先檢測(cè)到上沿ffi PUL才為高電平,然后在檢測(cè)到下沿時(shí),PUL輸出為低電平:ENDD輸出高電平以便通知弟片機(jī)測(cè)量計(jì)數(shù)已經(jīng)結(jié)束;如果先撿測(cè)到下沿,PUL并無變化;在檢測(cè)到上沿并緊接一個(gè)下沿后,CONTRL2不再發(fā)生變化苴到下一個(gè)初始化信號(hào)到來。占空比的測(cè)量方法是通過測(cè)量脈沖寬度記錄CNT2 Pf:計(jì)數(shù)值N2然后將輸入信號(hào)反相,再測(cè)量脈沖寬度,測(cè)得CNT2計(jì)數(shù)值N2則可以計(jì)算出:

歡迎轉(zhuǎn)載,信息來自維庫(kù)電子市場(chǎng)網(wǎng)(www.hbjingang.com)
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響2026/4/10 11:07:36
- 連接器耐腐蝕性能測(cè)試方法2026/4/10 10:56:32
- MOSFET在高頻開關(guān)中的EMI問題2026/4/9 10:13:50
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析2026/4/9 10:02:52
- 連接器選型中容易忽略的關(guān)鍵參數(shù)2026/4/8 10:32:54
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









