EDA典型單元電路的編碼器的設(shè)計
出處:minisun 發(fā)布于:2008-10-11 14:55:29
編碼器可將2N個分離的信息代碼以N個二進制碼來表示。編碼器常常應(yīng)用于影音壓縮或通信方面,以達到精簡傳輸量的目的??梢詫⒕幋a器看成壓縮電路,譯碼器看成解壓縮電路。傳送數(shù)據(jù)前先用編碼器壓縮數(shù)據(jù)后再傳送出去,在接收端則由譯碼器將數(shù)據(jù)解壓縮,還原為原來的數(shù)據(jù)。這樣,在傳送過程中,就可以以N個數(shù)碼來代替2N個數(shù)碼的數(shù)據(jù)量,以提升傳輸效率。
編碼器又分為普通編碼器和優(yōu)先級編碼器。優(yōu)先級編碼器常用于中斷的優(yōu)先級控制,例如,74LS148是一個8輸入,3位二進制碼輸出的優(yōu)先級編碼器。當某一個輸入有效時,就可以輸出一個對應(yīng)的3位二進制編碼。另外,當同時有幾個輸入有效時,將輸出優(yōu)先級的那個輸入所對應(yīng)的二進制編碼。
【例1】 設(shè)計一個8-3編碼器的VHDL程序,并使用MAX+p1us Ⅱ進行仿真。

仿真結(jié)果如圖所示。

如圖1 編碼器ENC0DE8_3的仿真圖
【例2】 用VHDL設(shè)計一個8-3線優(yōu)先級編碼器,輸入信號為A、B、C、D、E、F、G和H,輸出信號為OUT0、OUT1和OUT2,并使用MAX+p1us Ⅱ進行仿真。輸入信號中A的優(yōu)先級別,依次類推,H的優(yōu)先級別。


仿真結(jié)果如圖所示。

如圖2 8-3線優(yōu)先級編碼器ENCODER的仿真圖
版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14









