高速PCB又疊層設(shè)計(jì)盡量使用多層電路板
出處:hxh112439 發(fā)布于:2008-10-11 10:27:55
在高速電路中推薦使用多層電路板。首先,多層電路板分配內(nèi)層專門給電源和地,因此
具有如下優(yōu)點(diǎn):
· 電源非常穩(wěn)定;
· 電路阻抗大幅降低;
· 配線長(zhǎng)度大幅縮短。
此外,從成本角度考慮,相同面積作成本比較時(shí),雖然多層電路板的成本比單層電路板高,不過如果將電路板小型化、降低噪聲的方便性等其他因素納入考量時(shí),多層電路板與單層電路板兩者的成本差異并不如預(yù)期的高。如表所示是從互聯(lián)網(wǎng)獲得的日本市場(chǎng)雙層電路板與4層電路板的成本比較。

表 日本市場(chǎng)雙層和4層電路板成本比較
根據(jù)表所示的數(shù)據(jù)來單純計(jì)算電路板的面積成本時(shí),每日元可購(gòu)雙層電路板面積約為462mm2左右,4層電路板則為26mm2,也就是說設(shè)計(jì)同樣的電路,如果4層電路板的使用面積能降低到雙層板的1/2,那么成本就與雙層電路板相同。雖然批量多寡會(huì)影響電路板的單位面積成本,不過尚不致有4倍的價(jià)差,如果發(fā)生4倍以上的價(jià)差時(shí),只要能設(shè)法縮減電路板的使用面積,并設(shè)法降至雙層板的1/4以下即可。
歡迎轉(zhuǎn)載,信息來源維庫(kù)電子市場(chǎng)網(wǎng)(www.hbjingang.com)
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









