CPLD與式編碼器在高高速伺服單元中的應(yīng)用
出處:電子產(chǎn)品世界 發(fā)布于:2007-09-30 15:21:05
目前國內(nèi)數(shù)控機(jī)床中的伺服電機(jī)一般都是配套增量式編碼器,而增量式編碼器的并不太高且輸出的是并行信號(hào),欲提高其就必然要增大編碼器的設(shè)計(jì)難度和增多并行信號(hào)的輸出,這樣就不利于伺服單元與編碼器的長距離通信,而采用式編碼器,除了其比增量式編碼器高幾倍以外,其信號(hào)的輸入輸出都采用高速串行通信,節(jié)省了通信線路便于長距離的通信,在編碼器的另一端,采用CPLD與式編碼器進(jìn)行高速串行通信,CPLD再把收到的編碼器信息轉(zhuǎn)變?yōu)椴⑿袛?shù)據(jù)傳送給伺服單元中的DSP進(jìn)行運(yùn)算控制,本文將給出CPLD與式編碼器高速串行通信的軟硬件設(shè)計(jì)方案。 硬件設(shè)計(jì)
硬件主要由電源、CPLD及其外圍電路和式編碼器接口電路三個(gè)模塊組成。
電源模塊由開關(guān)電源電路和DC/DC電源芯片組成,如圖1所示。
圖中的開關(guān)電源將220V交流電網(wǎng)電壓轉(zhuǎn)變成+5V,+15V,-15V,開關(guān)電源可濾除電網(wǎng)中存在的各種干擾,并且開關(guān)電源中的變壓器將220V AC與輸出的+5V,+15V,-15V隔離開,內(nèi)部電路還采用了TL431調(diào)節(jié)開關(guān)管的導(dǎo)通脈沖寬度,因此開關(guān)電源的抗干擾、安全性、穩(wěn)定性及穩(wěn)壓程度都比較好,TPS7333是DC/DC芯片,它將+5V的直流電壓轉(zhuǎn)變成+3.3V的穩(wěn)定直流電壓供給CPLD使用,TPS7333轉(zhuǎn)換效率、可靠性和穩(wěn)壓性都比較好,它在輸入電壓為+3.77V-+10V的電壓范圍內(nèi)都能轉(zhuǎn)換出+3.3V,使CPLD不受輸入電壓過高導(dǎo)致其燒壞。
CPLD及其外圍電路模塊主要由CPLD、CPLD編程接口電路(JTAG接口),DSP接口電路、有源晶振、電平轉(zhuǎn)換電路和ADM485及其外圍電路(負(fù)責(zé)與編碼器通信的接口電路)組成(圖2)。
![]() |
本設(shè)計(jì)CPLD采用Altera公司的EPM570T144C5,此芯片屬于Altera公司的MAX II,MAX II相對MAX I成本更加低,功耗更加小,而器件的宏單元數(shù)更加多,且器件延時(shí)控制在6ns以內(nèi),具有很高的性價(jià)比,EPM570T144C5有570個(gè)宏單元數(shù),芯片的引腳數(shù)目為144個(gè),其中可用的I/O口有116個(gè),因此此芯片的資源已經(jīng)足夠用。CPLD主要負(fù)責(zé)與式編碼器的高速串行通信,并受控于DSP的命令把接收到編碼器數(shù)據(jù)和其他信息并行的轉(zhuǎn)送給DSP。
JTAG接口主要用于可執(zhí)行文件到CPLD,在PC機(jī)安裝Altera公司的開發(fā)環(huán)境-QUARTUS II,并在此開發(fā)環(huán)境中將編寫好的VHDL程序進(jìn)行編譯,保證編譯不出錯(cuò)并且保證功能已實(shí)現(xiàn)后,連接好電纜到JTAG接口,通過QUARTUS II提供的編程工具,對CPLD電路板進(jìn)行。
DSP接口就是由8根數(shù)據(jù)線,3根地址線和1根控制線組成的,8根數(shù)據(jù)線負(fù)責(zé)轉(zhuǎn)送編碼器數(shù)據(jù)及其其他信息,3根地址線負(fù)責(zé)傳送DSP命令,在CPLD終端進(jìn)行譯碼,CPLD根據(jù)譯碼得出的命令將編碼器數(shù)據(jù)或其他信息通過8根數(shù)據(jù)線傳送到DSP,控制線主要是完成CPLD與DSP同步控制。
20M有源晶振主要是為CPLD提供基準(zhǔn)時(shí)鐘,在時(shí)鐘信號(hào)的驅(qū)動(dòng)下,供CPLD產(chǎn)生2.5Mb/s的波特率與編碼器進(jìn)行通信,和產(chǎn)生10M赫茲時(shí)鐘供一些邏輯控制信號(hào)使用,此晶振提供20M赫茲的時(shí)鐘頻率,需要電源提供3.3V的直流電壓。
電平轉(zhuǎn)換電路主要負(fù)責(zé)將3.3V電壓轉(zhuǎn)換成5V或?qū)?V電壓轉(zhuǎn)換成3.3V,因?yàn)镃PLD的核和I/O口需要的供電電壓都是3.3V,而ADM485和式編碼器所需的供電電壓和I/O口驅(qū)動(dòng)電路都為5V,所以需要用電平轉(zhuǎn)換芯片LVC4245A將3.3V轉(zhuǎn)換成5V電壓或?qū)?V轉(zhuǎn)換成3.3V。
ADM485及其外圍電路是CPLD與式編碼器高速通信的硬件銜接。ADM485工作電壓為5V,其通信速率為5Mb/s,采用2個(gè)ADM485芯片進(jìn)行對接通信可提高通信線路上的抗干擾能力,長的傳輸距離可達(dá)1.2km。其外圍電路如圖3所示,虛線的右半部屬于式編碼器的外圍電路,上拉和下拉電阻都是1K歐姆,限流電阻則是220歐姆,ADM485的SDAT是數(shù)據(jù)輸出引腳,ADM485是SRQ是數(shù)據(jù)輸入引腳,ADM485的DE是外部控制引腳,該腳受CPLD控制,由于RS-485通信協(xié)議屬于半雙工,所以ADM485只能處在發(fā)送數(shù)據(jù)或接收數(shù)據(jù)的狀態(tài),當(dāng)ADM485得DE為高電平時(shí),ADM485處于數(shù)據(jù)輸出狀態(tài)(即CPLD接收數(shù)據(jù)),當(dāng)ADM485的DE為低電平時(shí),ADM485處于數(shù)據(jù)輸入狀態(tài)(即CPLD發(fā)送數(shù)據(jù))。
式編碼器接口模塊是指式編碼器內(nèi)部的電源及信號(hào)輸入輸出接口電路,其電路與上述的ADM485及其外圍電路是一致的,同樣是采用ADM485芯片及一些上拉、下拉及限流電阻,如圖3所示,虛線的左半部就是式編碼器內(nèi)部接口電路,它負(fù)責(zé)與外部ADM485(虛線的右半部)銜接,ADM485受編碼器內(nèi)部的控制芯片所控制,當(dāng)編碼器受到CPLD發(fā)來的命令之后,控制芯片做出判斷后發(fā)送出相應(yīng)的數(shù)據(jù),同時(shí)控制ADM485的DE為高電平,即使ADM485處于發(fā)送狀態(tài),當(dāng)發(fā)送完數(shù)據(jù)之后,控制芯片又使ADM485的DE處于低電平狀態(tài),便于隨時(shí)接收CPLD發(fā)來的命令。
軟件是指CPLD的VHDL程序,其主要由分頻器、接收DSP控制命令、CPLD邏輯控制、波特率發(fā)生器、接收及發(fā)送數(shù)據(jù)和串并轉(zhuǎn)換及發(fā)送數(shù)據(jù)六個(gè)軟件子模塊組成(圖4)。
![]() |
分頻器模塊主要是把20M赫茲的輸入時(shí)鐘頻率分頻為10M赫茲和2.5M赫茲的時(shí)鐘頻率,其中10M赫茲時(shí)鐘主要是供給CPLD邏輯控制模塊工作,2.5M赫茲時(shí)鐘主要是供給波特率發(fā)生器模塊工作。
接收DSP控制命令模塊實(shí)際上是實(shí)時(shí)的采集DSP發(fā)來的控制信號(hào)并及時(shí)的將控制信號(hào)進(jìn)行譯碼,譯碼完成后立即轉(zhuǎn)送給CPLD邏輯控制模塊。
CPLD邏輯控制模塊是整個(gè)CPLD軟件的,其接收到譯碼數(shù)據(jù)后,立即作出邏輯控制運(yùn)算,并快速的控制接收及發(fā)送數(shù)據(jù)模塊和控制串行轉(zhuǎn)換及發(fā)送數(shù)據(jù)模塊。
波特率發(fā)生器模塊主要是為接收及發(fā)送數(shù)據(jù)模塊提供2.5Mb/s波特率。
接收及發(fā)送數(shù)據(jù)模塊是整個(gè)CPLD軟件的重要組成部分,其主要負(fù)責(zé)與式編碼器高速通信,由于其通信方式是異步串行通信方式,因此其波特率、通信的數(shù)據(jù)格式及RS-485通信協(xié)議都要與式編碼器相同。
串并轉(zhuǎn)換及發(fā)送數(shù)據(jù)模塊主要是將接收到的編碼器串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù),并將數(shù)據(jù)鎖存在CPLD鎖存器內(nèi),當(dāng)CPLD邏輯控制模塊控制其發(fā)送數(shù)據(jù)時(shí),就將鎖存在CPLD鎖存器內(nèi)的數(shù)據(jù)以并行的方式放送給DSP,供DSP進(jìn)行運(yùn)算控制用。
本設(shè)計(jì)已經(jīng)完成了硬件及軟件的全部設(shè)計(jì),讀取帶有式編碼器的電動(dòng)機(jī)轉(zhuǎn)子的任何一個(gè)位置數(shù)據(jù)只需31μs,通信速率可達(dá)2.5Mb/s,將本設(shè)計(jì)集成在伺服驅(qū)動(dòng)單元中,驅(qū)動(dòng)和控制電動(dòng)機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分,控制電動(dòng)機(jī)轉(zhuǎn)子的位置可達(dá)μM級。
?。挝母撸?/P>
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號(hào)采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析











