半導(dǎo)體工業(yè)的進步，特別是對存儲器的容量、數(shù)據(jù)處理時間和速度要求更高的高速處理器的發(fā)展，是推進計算機及外設(shè)市場發(fā)展的主要動力，例如，打印機正在成為多功能設(shè)備，并集成了更多的智能功能。

      同時，降低成本和集成度提高已經(jīng)成為這個市場的重要發(fā)展態(tài)勢，這一趨勢導(dǎo)致了業(yè)界對低成本、靈活且節(jié)省空間的解決方案的開發(fā)浪潮。硬盤驅(qū)動器（HDD）是以減少引腳數(shù)量并提高可靠性和性能為中心，同時限度壓縮成本和功耗應(yīng)用的典型實例。

      ，計算機及外設(shè)應(yīng)用往往要經(jīng)常升級，這意味著在靈活的存儲器基礎(chǔ)上，產(chǎn)品設(shè)計必須具備再用性（可重復(fù)使用）。

ST的串行閃存存儲代碼

      串行閃存是理想的連接RAM完成代碼執(zhí)行的代碼存儲解決方案。ST提供的M25Pxx 系列是一個完整的頁式編程/扇區(qū)擦除存儲器產(chǎn)品組合，存儲密度從512千位到16兆位（2002年第3季度供貨）。在該系列的特性中， 25MHz SPI 串行接口為要求快速編程和快速代碼應(yīng)用帶來了附加值，此外，高水平的軟硬件保護功能為數(shù)據(jù)的完整性（一致性）提供了保證。

      這些特性有利于各種計算機外設(shè)及應(yīng)用，如硬盤驅(qū)動器 (HDD)、光磁盤驅(qū)動器(ODD)、圖形卡、打印機、PC主板、CD和DVD播放機、顯示器、鍵盤、光電鼠標(biāo)和網(wǎng)絡(luò)攝像機。

使用串行SPI閃存的代碼影像技術(shù)

      在生產(chǎn)線上，可執(zhí)行代碼在串行閃存內(nèi)完成編程。器件上電后，代碼從這個非易失性存儲器到RAM中，由主處理器執(zhí)行。

      代碼影像戰(zhàn)略使優(yōu)化處理器的性能成為可能，因為從RAM中執(zhí)行代碼，所以，存取時間比直接使用閃存縮短很多。

并行到串行的基于SPI體系結(jié)構(gòu)

      在這種總線體系結(jié)構(gòu)中，利用SPI接口的優(yōu)點，主處理器可以通過串行總線直接訪問閃存，與非易失性存儲器和RAM共享同一并行總線的體系結(jié)構(gòu)相比，降低了并行總線上的電容負(fù)載，從而導(dǎo)致存儲器的訪問時間縮短。

串行存取比并行存取具有更多的優(yōu)點：

      ●SPI串行總線所需的接口信號的數(shù)量較少：4線（數(shù)據(jù)輸入、數(shù)據(jù)輸出、時鐘和片選），對比之下，連接一個10位地址并行存儲器需21個信號。
      ●封裝的引腳數(shù)量（存儲器、微控制器或ASIC）及印刷電路板上的線路數(shù)量都相應(yīng)地減少。
      ●一個串行閃存可以安裝到一個尺寸更小的封裝內(nèi)：一個串行SPI閃存需要一個8引腳的封裝，而一個并行存儲器需要的封裝至少是28引腳。因此，可以降低由引腳數(shù)量直接決定的封裝成本。
      ●數(shù)據(jù)通過SPI總線以25兆位/秒的速率傳送到串行閃存并從串行閃存中傳出，從而實現(xiàn)快速代碼編程和。

      這些增強特性可以通過兩個體系結(jié)構(gòu)實現(xiàn)：RAM存儲器外置或內(nèi)置ASIC內(nèi)。因為ASIC將裝進一個較小的封裝內(nèi)，所以，第二個解決方案可以將硬件成本壓縮到限度。

串行閃存帶來的靈活性

      在引出線方面，512千位-8兆位的串行SPI閃存全面兼容，并適合低成本且節(jié)省空間的SO-8兼容封裝的占板面積，此外，所有產(chǎn)品都使用標(biāo)準(zhǔn)SPI協(xié)議指令集，因此，在軟件上，它們也全面兼容。

      因此，ST的M25Pxx SPI閃存可以很容易地用同一家族中的密度更大或更小的產(chǎn)品更換，從而使應(yīng)用設(shè)計具有可重復(fù)使用性和擴展性，并節(jié)省在新設(shè)計上的投資。

高水平的軟硬件保護功能為數(shù)據(jù)一致性提供保證

      數(shù)據(jù)一致性是計算機及外設(shè)應(yīng)用的一項重要要求。ST的M25Pxx串行閃存具有高水平的軟硬件代碼的雙重保護功能。

      1兆位－M25P10-A，1024可編程頁（每頁256字節(jié)），4個可擦除扇區(qū)（每區(qū)256頁）

      ●硬件保護：

      上電時的代碼保護：當(dāng)電源（VCC）低于一個預(yù)置極限電壓時，所有指令被取消；當(dāng)VCC超過預(yù)置極限電壓時，編程擦除和寫操作在2ms（典型值）內(nèi)仍被取消。這個協(xié)議旨在防止存儲器內(nèi)保存的代碼在上電時被破壞。

      當(dāng)時鐘脈沖不是8的倍數(shù)時，禁止任何編程、擦除或?qū)懖僮鳌?/FONT>